arm64: dts: ls1043a: Add cache nodes for cacheinfo support
Adds the cache nodes and next-level-cache property for the cacheinfo to work. Signed-off-by: Li Yang <leoyang.li@nxp.com> Signed-off-by: Shawn Guo <shawnguo@kernel.org>
This commit is contained in:
parent
f8ed1d9b0f
commit
ec049f3348
|
@ -65,6 +65,7 @@
|
||||||
compatible = "arm,cortex-a53";
|
compatible = "arm,cortex-a53";
|
||||||
reg = <0x0>;
|
reg = <0x0>;
|
||||||
clocks = <&clockgen 1 0>;
|
clocks = <&clockgen 1 0>;
|
||||||
|
next-level-cache = <&l2>;
|
||||||
};
|
};
|
||||||
|
|
||||||
cpu1: cpu@1 {
|
cpu1: cpu@1 {
|
||||||
|
@ -72,6 +73,7 @@
|
||||||
compatible = "arm,cortex-a53";
|
compatible = "arm,cortex-a53";
|
||||||
reg = <0x1>;
|
reg = <0x1>;
|
||||||
clocks = <&clockgen 1 0>;
|
clocks = <&clockgen 1 0>;
|
||||||
|
next-level-cache = <&l2>;
|
||||||
};
|
};
|
||||||
|
|
||||||
cpu2: cpu@2 {
|
cpu2: cpu@2 {
|
||||||
|
@ -79,6 +81,7 @@
|
||||||
compatible = "arm,cortex-a53";
|
compatible = "arm,cortex-a53";
|
||||||
reg = <0x2>;
|
reg = <0x2>;
|
||||||
clocks = <&clockgen 1 0>;
|
clocks = <&clockgen 1 0>;
|
||||||
|
next-level-cache = <&l2>;
|
||||||
};
|
};
|
||||||
|
|
||||||
cpu3: cpu@3 {
|
cpu3: cpu@3 {
|
||||||
|
@ -86,6 +89,11 @@
|
||||||
compatible = "arm,cortex-a53";
|
compatible = "arm,cortex-a53";
|
||||||
reg = <0x3>;
|
reg = <0x3>;
|
||||||
clocks = <&clockgen 1 0>;
|
clocks = <&clockgen 1 0>;
|
||||||
|
next-level-cache = <&l2>;
|
||||||
|
};
|
||||||
|
|
||||||
|
l2: l2-cache {
|
||||||
|
compatible = "cache";
|
||||||
};
|
};
|
||||||
};
|
};
|
||||||
|
|
||||||
|
|
Loading…
Reference in New Issue