target/mips: Convert MSA BIT instruction format to decodetree
Convert instructions with an immediate bit index and data format df/m to decodetree. Since the 'data format' field is a constant value, use tcg_constant_i32() instead of a TCG temporary. Reviewed-by: Jiaxun Yang <jiaxun.yang@flygoat.com> Signed-off-by: Philippe Mathieu-Daudé <f4bug@amsat.org> Reviewed-by: Richard Henderson <richard.henderson@linaro.org> Message-Id: <20211028210843.2120802-11-f4bug@amsat.org>
This commit is contained in:
Philippe Mathieu-Daudé
parent
b8e74816ec
commit
4701d23aef
@ -16,6 +16,10 @@
|
|||||||
&msa_bz df wt sa
|
&msa_bz df wt sa
|
||||||
&msa_ldi df wd sa
|
&msa_ldi df wd sa
|
||||||
&msa_i df wd ws sa
|
&msa_i df wd ws sa
|
||||||
|
&msa_bit df wd ws m
|
||||||
|
|
||||||
|
%bit_df 16:7 !function=bit_df
|
||||||
|
%bit_m 16:7 !function=bit_m
|
||||||
|
|
||||||
@lsa ...... rs:5 rt:5 rd:5 ... sa:2 ...... &r
|
@lsa ...... rs:5 rt:5 rd:5 ... sa:2 ...... &r
|
||||||
@bz_v ...... ... .. wt:5 sa:16 &msa_bz df=3
|
@bz_v ...... ... .. wt:5 sa:16 &msa_bz df=3
|
||||||
@ -23,6 +27,7 @@
|
|||||||
@u5 ...... ... df:2 sa:5 ws:5 wd:5 ...... &msa_i
|
@u5 ...... ... df:2 sa:5 ws:5 wd:5 ...... &msa_i
|
||||||
@s5 ...... ... df:2 sa:s5 ws:5 wd:5 ...... &msa_i
|
@s5 ...... ... df:2 sa:s5 ws:5 wd:5 ...... &msa_i
|
||||||
@ldi ...... ... df:2 sa:s10 wd:5 ...... &msa_ldi
|
@ldi ...... ... df:2 sa:s10 wd:5 ...... &msa_ldi
|
||||||
|
@bit ...... ... ....... ws:5 wd:5 ...... &msa_bit df=%bit_df m=%bit_m
|
||||||
|
|
||||||
LSA 000000 ..... ..... ..... 000 .. 000101 @lsa
|
LSA 000000 ..... ..... ..... 000 .. 000101 @lsa
|
||||||
DLSA 000000 ..... ..... ..... 000 .. 010101 @lsa
|
DLSA 000000 ..... ..... ..... 000 .. 010101 @lsa
|
||||||
@ -48,5 +53,19 @@ BNZ 010001 111 .. ..... ................ @bz
|
|||||||
|
|
||||||
LDI 011110 110 .. .......... ..... 000111 @ldi
|
LDI 011110 110 .. .......... ..... 000111 @ldi
|
||||||
|
|
||||||
|
SLLI 011110 000 ....... ..... ..... 001001 @bit
|
||||||
|
SRAI 011110 001 ....... ..... ..... 001001 @bit
|
||||||
|
SRLI 011110 010 ....... ..... ..... 001001 @bit
|
||||||
|
BCLRI 011110 011 ....... ..... ..... 001001 @bit
|
||||||
|
BSETI 011110 100 ....... ..... ..... 001001 @bit
|
||||||
|
BNEGI 011110 101 ....... ..... ..... 001001 @bit
|
||||||
|
BINSLI 011110 110 ....... ..... ..... 001001 @bit
|
||||||
|
BINSRI 011110 111 ....... ..... ..... 001001 @bit
|
||||||
|
|
||||||
|
SAT_S 011110 000 ....... ..... ..... 001010 @bit
|
||||||
|
SAT_U 011110 001 ....... ..... ..... 001010 @bit
|
||||||
|
SRARI 011110 010 ....... ..... ..... 001010 @bit
|
||||||
|
SRLRI 011110 011 ....... ..... ..... 001010 @bit
|
||||||
|
|
||||||
MSA 011110 --------------------------
|
MSA 011110 --------------------------
|
||||||
}
|
}
|
||||||
|
|||||||
@ -17,6 +17,9 @@
|
|||||||
#include "fpu_helper.h"
|
#include "fpu_helper.h"
|
||||||
#include "internal.h"
|
#include "internal.h"
|
||||||
|
|
||||||
|
static int bit_m(DisasContext *ctx, int x);
|
||||||
|
static int bit_df(DisasContext *ctx, int x);
|
||||||
|
|
||||||
/* Include the auto-generated decoder. */
|
/* Include the auto-generated decoder. */
|
||||||
#include "decode-msa.c.inc"
|
#include "decode-msa.c.inc"
|
||||||
|
|
||||||
@ -27,8 +30,6 @@ enum {
|
|||||||
OPC_MSA_I8_00 = 0x00 | OPC_MSA,
|
OPC_MSA_I8_00 = 0x00 | OPC_MSA,
|
||||||
OPC_MSA_I8_01 = 0x01 | OPC_MSA,
|
OPC_MSA_I8_01 = 0x01 | OPC_MSA,
|
||||||
OPC_MSA_I8_02 = 0x02 | OPC_MSA,
|
OPC_MSA_I8_02 = 0x02 | OPC_MSA,
|
||||||
OPC_MSA_BIT_09 = 0x09 | OPC_MSA,
|
|
||||||
OPC_MSA_BIT_0A = 0x0A | OPC_MSA,
|
|
||||||
OPC_MSA_3R_0D = 0x0D | OPC_MSA,
|
OPC_MSA_3R_0D = 0x0D | OPC_MSA,
|
||||||
OPC_MSA_3R_0E = 0x0E | OPC_MSA,
|
OPC_MSA_3R_0E = 0x0E | OPC_MSA,
|
||||||
OPC_MSA_3R_0F = 0x0F | OPC_MSA,
|
OPC_MSA_3R_0F = 0x0F | OPC_MSA,
|
||||||
@ -222,20 +223,6 @@ enum {
|
|||||||
OPC_MSUBR_Q_df = (0xE << 22) | OPC_MSA_3RF_1C,
|
OPC_MSUBR_Q_df = (0xE << 22) | OPC_MSA_3RF_1C,
|
||||||
OPC_FSULE_df = (0xF << 22) | OPC_MSA_3RF_1A,
|
OPC_FSULE_df = (0xF << 22) | OPC_MSA_3RF_1A,
|
||||||
OPC_FMAX_A_df = (0xF << 22) | OPC_MSA_3RF_1B,
|
OPC_FMAX_A_df = (0xF << 22) | OPC_MSA_3RF_1B,
|
||||||
|
|
||||||
/* BIT instruction df(bits 22..16) = _B _H _W _D */
|
|
||||||
OPC_SLLI_df = (0x0 << 23) | OPC_MSA_BIT_09,
|
|
||||||
OPC_SAT_S_df = (0x0 << 23) | OPC_MSA_BIT_0A,
|
|
||||||
OPC_SRAI_df = (0x1 << 23) | OPC_MSA_BIT_09,
|
|
||||||
OPC_SAT_U_df = (0x1 << 23) | OPC_MSA_BIT_0A,
|
|
||||||
OPC_SRLI_df = (0x2 << 23) | OPC_MSA_BIT_09,
|
|
||||||
OPC_SRARI_df = (0x2 << 23) | OPC_MSA_BIT_0A,
|
|
||||||
OPC_BCLRI_df = (0x3 << 23) | OPC_MSA_BIT_09,
|
|
||||||
OPC_SRLRI_df = (0x3 << 23) | OPC_MSA_BIT_0A,
|
|
||||||
OPC_BSETI_df = (0x4 << 23) | OPC_MSA_BIT_09,
|
|
||||||
OPC_BNEGI_df = (0x5 << 23) | OPC_MSA_BIT_09,
|
|
||||||
OPC_BINSLI_df = (0x6 << 23) | OPC_MSA_BIT_09,
|
|
||||||
OPC_BINSRI_df = (0x7 << 23) | OPC_MSA_BIT_09,
|
|
||||||
};
|
};
|
||||||
|
|
||||||
static const char msaregnames[][6] = {
|
static const char msaregnames[][6] = {
|
||||||
@ -257,6 +244,59 @@ static const char msaregnames[][6] = {
|
|||||||
"w30.d0", "w30.d1", "w31.d0", "w31.d1",
|
"w30.d0", "w30.d1", "w31.d0", "w31.d1",
|
||||||
};
|
};
|
||||||
|
|
||||||
|
/* Encoding of Operation Field (must be indexed by CPUMIPSMSADataFormat) */
|
||||||
|
struct dfe {
|
||||||
|
int start;
|
||||||
|
int length;
|
||||||
|
uint32_t mask;
|
||||||
|
};
|
||||||
|
|
||||||
|
/*
|
||||||
|
* Extract immediate from df/{m,n} format (used by ELM & BIT instructions).
|
||||||
|
* Returns the immediate value, or -1 if the format does not match.
|
||||||
|
*/
|
||||||
|
static int df_extract_val(DisasContext *ctx, int x, const struct dfe *s)
|
||||||
|
{
|
||||||
|
for (unsigned i = 0; i < 4; i++) {
|
||||||
|
if (extract32(x, s->start, s->length) == s->mask) {
|
||||||
|
return extract32(x, 0, s->start);
|
||||||
|
}
|
||||||
|
}
|
||||||
|
return -1;
|
||||||
|
}
|
||||||
|
|
||||||
|
/*
|
||||||
|
* Extract DataField from df/{m,n} format (used by ELM & BIT instructions).
|
||||||
|
* Returns the DataField, or -1 if the format does not match.
|
||||||
|
*/
|
||||||
|
static int df_extract_df(DisasContext *ctx, int x, const struct dfe *s)
|
||||||
|
{
|
||||||
|
for (unsigned i = 0; i < 4; i++) {
|
||||||
|
if (extract32(x, s->start, s->length) == s->mask) {
|
||||||
|
return i;
|
||||||
|
}
|
||||||
|
}
|
||||||
|
return -1;
|
||||||
|
}
|
||||||
|
|
||||||
|
static const struct dfe df_bit[] = {
|
||||||
|
/* Table 3.28 BIT Instruction Format */
|
||||||
|
[DF_BYTE] = {3, 4, 0b1110},
|
||||||
|
[DF_HALF] = {4, 3, 0b110},
|
||||||
|
[DF_WORD] = {5, 2, 0b10},
|
||||||
|
[DF_DOUBLE] = {6, 1, 0b0}
|
||||||
|
};
|
||||||
|
|
||||||
|
static int bit_m(DisasContext *ctx, int x)
|
||||||
|
{
|
||||||
|
return df_extract_val(ctx, x, df_bit);
|
||||||
|
}
|
||||||
|
|
||||||
|
static int bit_df(DisasContext *ctx, int x)
|
||||||
|
{
|
||||||
|
return df_extract_df(ctx, x, df_bit);
|
||||||
|
}
|
||||||
|
|
||||||
static TCGv_i64 msa_wr_d[64];
|
static TCGv_i64 msa_wr_d[64];
|
||||||
|
|
||||||
void msa_translate_init(void)
|
void msa_translate_init(void)
|
||||||
@ -492,90 +532,39 @@ static bool trans_LDI(DisasContext *ctx, arg_msa_ldi *a)
|
|||||||
return true;
|
return true;
|
||||||
}
|
}
|
||||||
|
|
||||||
static void gen_msa_bit(DisasContext *ctx)
|
static bool trans_msa_bit(DisasContext *ctx, arg_msa_bit *a,
|
||||||
|
gen_helper_piiii *gen_msa_bit)
|
||||||
{
|
{
|
||||||
#define MASK_MSA_BIT(op) (MASK_MSA_MINOR(op) | (op & (0x7 << 23)))
|
if (a->df < 0) {
|
||||||
uint8_t dfm = (ctx->opcode >> 16) & 0x7f;
|
return false;
|
||||||
uint32_t df = 0, m = 0;
|
|
||||||
uint8_t ws = (ctx->opcode >> 11) & 0x1f;
|
|
||||||
uint8_t wd = (ctx->opcode >> 6) & 0x1f;
|
|
||||||
|
|
||||||
TCGv_i32 tdf;
|
|
||||||
TCGv_i32 tm;
|
|
||||||
TCGv_i32 twd;
|
|
||||||
TCGv_i32 tws;
|
|
||||||
|
|
||||||
if ((dfm & 0x40) == 0x00) {
|
|
||||||
m = dfm & 0x3f;
|
|
||||||
df = DF_DOUBLE;
|
|
||||||
} else if ((dfm & 0x60) == 0x40) {
|
|
||||||
m = dfm & 0x1f;
|
|
||||||
df = DF_WORD;
|
|
||||||
} else if ((dfm & 0x70) == 0x60) {
|
|
||||||
m = dfm & 0x0f;
|
|
||||||
df = DF_HALF;
|
|
||||||
} else if ((dfm & 0x78) == 0x70) {
|
|
||||||
m = dfm & 0x7;
|
|
||||||
df = DF_BYTE;
|
|
||||||
} else {
|
|
||||||
gen_reserved_instruction(ctx);
|
|
||||||
return;
|
|
||||||
}
|
}
|
||||||
|
|
||||||
tdf = tcg_const_i32(df);
|
if (!check_msa_enabled(ctx)) {
|
||||||
tm = tcg_const_i32(m);
|
return true;
|
||||||
twd = tcg_const_i32(wd);
|
|
||||||
tws = tcg_const_i32(ws);
|
|
||||||
|
|
||||||
switch (MASK_MSA_BIT(ctx->opcode)) {
|
|
||||||
case OPC_SLLI_df:
|
|
||||||
gen_helper_msa_slli_df(cpu_env, tdf, twd, tws, tm);
|
|
||||||
break;
|
|
||||||
case OPC_SRAI_df:
|
|
||||||
gen_helper_msa_srai_df(cpu_env, tdf, twd, tws, tm);
|
|
||||||
break;
|
|
||||||
case OPC_SRLI_df:
|
|
||||||
gen_helper_msa_srli_df(cpu_env, tdf, twd, tws, tm);
|
|
||||||
break;
|
|
||||||
case OPC_BCLRI_df:
|
|
||||||
gen_helper_msa_bclri_df(cpu_env, tdf, twd, tws, tm);
|
|
||||||
break;
|
|
||||||
case OPC_BSETI_df:
|
|
||||||
gen_helper_msa_bseti_df(cpu_env, tdf, twd, tws, tm);
|
|
||||||
break;
|
|
||||||
case OPC_BNEGI_df:
|
|
||||||
gen_helper_msa_bnegi_df(cpu_env, tdf, twd, tws, tm);
|
|
||||||
break;
|
|
||||||
case OPC_BINSLI_df:
|
|
||||||
gen_helper_msa_binsli_df(cpu_env, tdf, twd, tws, tm);
|
|
||||||
break;
|
|
||||||
case OPC_BINSRI_df:
|
|
||||||
gen_helper_msa_binsri_df(cpu_env, tdf, twd, tws, tm);
|
|
||||||
break;
|
|
||||||
case OPC_SAT_S_df:
|
|
||||||
gen_helper_msa_sat_s_df(cpu_env, tdf, twd, tws, tm);
|
|
||||||
break;
|
|
||||||
case OPC_SAT_U_df:
|
|
||||||
gen_helper_msa_sat_u_df(cpu_env, tdf, twd, tws, tm);
|
|
||||||
break;
|
|
||||||
case OPC_SRARI_df:
|
|
||||||
gen_helper_msa_srari_df(cpu_env, tdf, twd, tws, tm);
|
|
||||||
break;
|
|
||||||
case OPC_SRLRI_df:
|
|
||||||
gen_helper_msa_srlri_df(cpu_env, tdf, twd, tws, tm);
|
|
||||||
break;
|
|
||||||
default:
|
|
||||||
MIPS_INVAL("MSA instruction");
|
|
||||||
gen_reserved_instruction(ctx);
|
|
||||||
break;
|
|
||||||
}
|
}
|
||||||
|
|
||||||
tcg_temp_free_i32(tdf);
|
gen_msa_bit(cpu_env,
|
||||||
tcg_temp_free_i32(tm);
|
tcg_constant_i32(a->df),
|
||||||
tcg_temp_free_i32(twd);
|
tcg_constant_i32(a->wd),
|
||||||
tcg_temp_free_i32(tws);
|
tcg_constant_i32(a->ws),
|
||||||
|
tcg_constant_i32(a->m));
|
||||||
|
|
||||||
|
return true;
|
||||||
}
|
}
|
||||||
|
|
||||||
|
TRANS(SLLI, trans_msa_bit, gen_helper_msa_slli_df);
|
||||||
|
TRANS(SRAI, trans_msa_bit, gen_helper_msa_srai_df);
|
||||||
|
TRANS(SRLI, trans_msa_bit, gen_helper_msa_srli_df);
|
||||||
|
TRANS(BCLRI, trans_msa_bit, gen_helper_msa_bclri_df);
|
||||||
|
TRANS(BSETI, trans_msa_bit, gen_helper_msa_bseti_df);
|
||||||
|
TRANS(BNEGI, trans_msa_bit, gen_helper_msa_bnegi_df);
|
||||||
|
TRANS(BINSLI, trans_msa_bit, gen_helper_msa_binsli_df);
|
||||||
|
TRANS(BINSRI, trans_msa_bit, gen_helper_msa_binsri_df);
|
||||||
|
TRANS(SAT_S, trans_msa_bit, gen_helper_msa_sat_u_df);
|
||||||
|
TRANS(SAT_U, trans_msa_bit, gen_helper_msa_sat_u_df);
|
||||||
|
TRANS(SRARI, trans_msa_bit, gen_helper_msa_srari_df);
|
||||||
|
TRANS(SRLRI, trans_msa_bit, gen_helper_msa_srlri_df);
|
||||||
|
|
||||||
static void gen_msa_3r(DisasContext *ctx)
|
static void gen_msa_3r(DisasContext *ctx)
|
||||||
{
|
{
|
||||||
#define MASK_MSA_3R(op) (MASK_MSA_MINOR(op) | (op & (0x7 << 23)))
|
#define MASK_MSA_3R(op) (MASK_MSA_MINOR(op) | (op & (0x7 << 23)))
|
||||||
@ -2120,10 +2109,6 @@ static bool trans_MSA(DisasContext *ctx, arg_MSA *a)
|
|||||||
case OPC_MSA_I8_02:
|
case OPC_MSA_I8_02:
|
||||||
gen_msa_i8(ctx);
|
gen_msa_i8(ctx);
|
||||||
break;
|
break;
|
||||||
case OPC_MSA_BIT_09:
|
|
||||||
case OPC_MSA_BIT_0A:
|
|
||||||
gen_msa_bit(ctx);
|
|
||||||
break;
|
|
||||||
case OPC_MSA_3R_0D:
|
case OPC_MSA_3R_0D:
|
||||||
case OPC_MSA_3R_0E:
|
case OPC_MSA_3R_0E:
|
||||||
case OPC_MSA_3R_0F:
|
case OPC_MSA_3R_0F:
|
||||||
|
|||||||
Loading…
Reference in New Issue
Block a user