tcg: Split out tcg_out_ext32s
We will need a backend interface for performing 32-bit sign-extend. Use it in tcg_reg_alloc_op in the meantime. Reviewed-by: Philippe Mathieu-Daudé <philmd@linaro.org> Signed-off-by: Richard Henderson <richard.henderson@linaro.org>
This commit is contained in:
parent
379afdff47
commit
52bf3398c3
|
@ -1429,6 +1429,11 @@ static void tcg_out_ext16s(TCGContext *s, TCGType type, TCGReg rd, TCGReg rn)
|
||||||
tcg_out_sxt(s, type, MO_16, rd, rn);
|
tcg_out_sxt(s, type, MO_16, rd, rn);
|
||||||
}
|
}
|
||||||
|
|
||||||
|
static void tcg_out_ext32s(TCGContext *s, TCGReg rd, TCGReg rn)
|
||||||
|
{
|
||||||
|
tcg_out_sxt(s, TCG_TYPE_I64, MO_32, rd, rn);
|
||||||
|
}
|
||||||
|
|
||||||
static inline void tcg_out_uxt(TCGContext *s, MemOp s_bits,
|
static inline void tcg_out_uxt(TCGContext *s, MemOp s_bits,
|
||||||
TCGReg rd, TCGReg rn)
|
TCGReg rd, TCGReg rn)
|
||||||
{
|
{
|
||||||
|
@ -2232,7 +2237,7 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
case INDEX_op_bswap32_i64:
|
case INDEX_op_bswap32_i64:
|
||||||
tcg_out_rev(s, TCG_TYPE_I32, MO_32, a0, a1);
|
tcg_out_rev(s, TCG_TYPE_I32, MO_32, a0, a1);
|
||||||
if (a2 & TCG_BSWAP_OS) {
|
if (a2 & TCG_BSWAP_OS) {
|
||||||
tcg_out_sxt(s, TCG_TYPE_I64, MO_32, a0, a0);
|
tcg_out_ext32s(s, a0, a0);
|
||||||
}
|
}
|
||||||
break;
|
break;
|
||||||
case INDEX_op_bswap32_i32:
|
case INDEX_op_bswap32_i32:
|
||||||
|
@ -2251,7 +2256,6 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
break;
|
break;
|
||||||
|
|
||||||
case INDEX_op_ext_i32_i64:
|
case INDEX_op_ext_i32_i64:
|
||||||
case INDEX_op_ext32s_i64:
|
|
||||||
tcg_out_sxt(s, TCG_TYPE_I64, MO_32, a0, a1);
|
tcg_out_sxt(s, TCG_TYPE_I64, MO_32, a0, a1);
|
||||||
break;
|
break;
|
||||||
case INDEX_op_extu_i32_i64:
|
case INDEX_op_extu_i32_i64:
|
||||||
|
@ -2322,6 +2326,7 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
case INDEX_op_ext16s_i32:
|
case INDEX_op_ext16s_i32:
|
||||||
case INDEX_op_ext16u_i64:
|
case INDEX_op_ext16u_i64:
|
||||||
case INDEX_op_ext16u_i32:
|
case INDEX_op_ext16u_i32:
|
||||||
|
case INDEX_op_ext32s_i64:
|
||||||
default:
|
default:
|
||||||
g_assert_not_reached();
|
g_assert_not_reached();
|
||||||
}
|
}
|
||||||
|
|
|
@ -993,6 +993,11 @@ static void tcg_out_ext16u(TCGContext *s, TCGReg rd, TCGReg rn)
|
||||||
tcg_out_ext16u_cond(s, COND_AL, rd, rn);
|
tcg_out_ext16u_cond(s, COND_AL, rd, rn);
|
||||||
}
|
}
|
||||||
|
|
||||||
|
static void tcg_out_ext32s(TCGContext *s, TCGReg rd, TCGReg rn)
|
||||||
|
{
|
||||||
|
g_assert_not_reached();
|
||||||
|
}
|
||||||
|
|
||||||
static void tcg_out_bswap16(TCGContext *s, ARMCond cond,
|
static void tcg_out_bswap16(TCGContext *s, ARMCond cond,
|
||||||
TCGReg rd, TCGReg rn, int flags)
|
TCGReg rd, TCGReg rn, int flags)
|
||||||
{
|
{
|
||||||
|
|
|
@ -1293,8 +1293,9 @@ static inline void tcg_out_ext32u(TCGContext *s, int dest, int src)
|
||||||
tcg_out_modrm(s, OPC_MOVL_GvEv, dest, src);
|
tcg_out_modrm(s, OPC_MOVL_GvEv, dest, src);
|
||||||
}
|
}
|
||||||
|
|
||||||
static inline void tcg_out_ext32s(TCGContext *s, int dest, int src)
|
static void tcg_out_ext32s(TCGContext *s, TCGReg dest, TCGReg src)
|
||||||
{
|
{
|
||||||
|
tcg_debug_assert(TCG_TARGET_REG_BITS == 64);
|
||||||
tcg_out_modrm(s, OPC_MOVSLQ, dest, src);
|
tcg_out_modrm(s, OPC_MOVSLQ, dest, src);
|
||||||
}
|
}
|
||||||
|
|
||||||
|
@ -2758,7 +2759,6 @@ static inline void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
tcg_out_ext32u(s, a0, a1);
|
tcg_out_ext32u(s, a0, a1);
|
||||||
break;
|
break;
|
||||||
case INDEX_op_ext_i32_i64:
|
case INDEX_op_ext_i32_i64:
|
||||||
case INDEX_op_ext32s_i64:
|
|
||||||
tcg_out_ext32s(s, a0, a1);
|
tcg_out_ext32s(s, a0, a1);
|
||||||
break;
|
break;
|
||||||
case INDEX_op_extrh_i64_i32:
|
case INDEX_op_extrh_i64_i32:
|
||||||
|
@ -2837,6 +2837,7 @@ static inline void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
case INDEX_op_ext16s_i64:
|
case INDEX_op_ext16s_i64:
|
||||||
case INDEX_op_ext16u_i32:
|
case INDEX_op_ext16u_i32:
|
||||||
case INDEX_op_ext16u_i64:
|
case INDEX_op_ext16u_i64:
|
||||||
|
case INDEX_op_ext32s_i64:
|
||||||
default:
|
default:
|
||||||
g_assert_not_reached();
|
g_assert_not_reached();
|
||||||
}
|
}
|
||||||
|
|
|
@ -1251,7 +1251,6 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
tcg_out_ext32u(s, a0, a1);
|
tcg_out_ext32u(s, a0, a1);
|
||||||
break;
|
break;
|
||||||
|
|
||||||
case INDEX_op_ext32s_i64:
|
|
||||||
case INDEX_op_extrl_i64_i32:
|
case INDEX_op_extrl_i64_i32:
|
||||||
case INDEX_op_ext_i32_i64:
|
case INDEX_op_ext_i32_i64:
|
||||||
tcg_out_ext32s(s, a0, a1);
|
tcg_out_ext32s(s, a0, a1);
|
||||||
|
@ -1615,6 +1614,7 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
case INDEX_op_ext16s_i64:
|
case INDEX_op_ext16s_i64:
|
||||||
case INDEX_op_ext16u_i32:
|
case INDEX_op_ext16u_i32:
|
||||||
case INDEX_op_ext16u_i64:
|
case INDEX_op_ext16u_i64:
|
||||||
|
case INDEX_op_ext32s_i64:
|
||||||
default:
|
default:
|
||||||
g_assert_not_reached();
|
g_assert_not_reached();
|
||||||
}
|
}
|
||||||
|
|
|
@ -574,6 +574,12 @@ static void tcg_out_ext16u(TCGContext *s, TCGReg rd, TCGReg rs)
|
||||||
tcg_out_opc_imm(s, OPC_ANDI, rd, rs, 0xffff);
|
tcg_out_opc_imm(s, OPC_ANDI, rd, rs, 0xffff);
|
||||||
}
|
}
|
||||||
|
|
||||||
|
static void tcg_out_ext32s(TCGContext *s, TCGReg rd, TCGReg rs)
|
||||||
|
{
|
||||||
|
tcg_debug_assert(TCG_TARGET_REG_BITS == 64);
|
||||||
|
tcg_out_opc_sa(s, OPC_SLL, rd, rs, 0);
|
||||||
|
}
|
||||||
|
|
||||||
static void tcg_out_addi_ptr(TCGContext *s, TCGReg rd, TCGReg rs,
|
static void tcg_out_addi_ptr(TCGContext *s, TCGReg rd, TCGReg rs,
|
||||||
tcg_target_long imm)
|
tcg_target_long imm)
|
||||||
{
|
{
|
||||||
|
@ -1313,7 +1319,7 @@ static bool tcg_out_qemu_ld_slow_path(TCGContext *s, TCGLabelQemuLdst *l)
|
||||||
/* delay slot */
|
/* delay slot */
|
||||||
if (TCG_TARGET_REG_BITS == 64 && l->type == TCG_TYPE_I32) {
|
if (TCG_TARGET_REG_BITS == 64 && l->type == TCG_TYPE_I32) {
|
||||||
/* we always sign-extend 32-bit loads */
|
/* we always sign-extend 32-bit loads */
|
||||||
tcg_out_opc_sa(s, OPC_SLL, v0, TCG_REG_V0, 0);
|
tcg_out_ext32s(s, v0, TCG_REG_V0);
|
||||||
} else {
|
} else {
|
||||||
tcg_out_opc_reg(s, OPC_OR, v0, TCG_REG_V0, TCG_REG_ZERO);
|
tcg_out_opc_reg(s, OPC_OR, v0, TCG_REG_V0, TCG_REG_ZERO);
|
||||||
}
|
}
|
||||||
|
@ -2287,10 +2293,9 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
case INDEX_op_extrh_i64_i32:
|
case INDEX_op_extrh_i64_i32:
|
||||||
tcg_out_dsra(s, a0, a1, 32);
|
tcg_out_dsra(s, a0, a1, 32);
|
||||||
break;
|
break;
|
||||||
case INDEX_op_ext32s_i64:
|
|
||||||
case INDEX_op_ext_i32_i64:
|
case INDEX_op_ext_i32_i64:
|
||||||
case INDEX_op_extrl_i64_i32:
|
case INDEX_op_extrl_i64_i32:
|
||||||
tcg_out_opc_sa(s, OPC_SLL, a0, a1, 0);
|
tcg_out_ext32s(s, a0, a1);
|
||||||
break;
|
break;
|
||||||
case INDEX_op_ext32u_i64:
|
case INDEX_op_ext32u_i64:
|
||||||
case INDEX_op_extu_i32_i64:
|
case INDEX_op_extu_i32_i64:
|
||||||
|
@ -2440,6 +2445,7 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
case INDEX_op_ext8u_i64:
|
case INDEX_op_ext8u_i64:
|
||||||
case INDEX_op_ext16s_i32:
|
case INDEX_op_ext16s_i32:
|
||||||
case INDEX_op_ext16s_i64:
|
case INDEX_op_ext16s_i64:
|
||||||
|
case INDEX_op_ext32s_i64:
|
||||||
default:
|
default:
|
||||||
g_assert_not_reached();
|
g_assert_not_reached();
|
||||||
}
|
}
|
||||||
|
|
|
@ -795,8 +795,9 @@ static void tcg_out_ext16u(TCGContext *s, TCGReg dst, TCGReg src)
|
||||||
tcg_out32(s, ANDI | SAI(src, dst, 0xffff));
|
tcg_out32(s, ANDI | SAI(src, dst, 0xffff));
|
||||||
}
|
}
|
||||||
|
|
||||||
static inline void tcg_out_ext32s(TCGContext *s, TCGReg dst, TCGReg src)
|
static void tcg_out_ext32s(TCGContext *s, TCGReg dst, TCGReg src)
|
||||||
{
|
{
|
||||||
|
tcg_debug_assert(TCG_TARGET_REG_BITS == 64);
|
||||||
tcg_out32(s, EXTSW | RA(dst) | RS(src));
|
tcg_out32(s, EXTSW | RA(dst) | RS(src));
|
||||||
}
|
}
|
||||||
|
|
||||||
|
@ -2980,7 +2981,6 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
break;
|
break;
|
||||||
|
|
||||||
case INDEX_op_ext_i32_i64:
|
case INDEX_op_ext_i32_i64:
|
||||||
case INDEX_op_ext32s_i64:
|
|
||||||
tcg_out_ext32s(s, args[0], args[1]);
|
tcg_out_ext32s(s, args[0], args[1]);
|
||||||
break;
|
break;
|
||||||
case INDEX_op_extu_i32_i64:
|
case INDEX_op_extu_i32_i64:
|
||||||
|
@ -3130,6 +3130,7 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
case INDEX_op_ext16s_i64:
|
case INDEX_op_ext16s_i64:
|
||||||
case INDEX_op_ext16u_i32:
|
case INDEX_op_ext16u_i32:
|
||||||
case INDEX_op_ext16u_i64:
|
case INDEX_op_ext16u_i64:
|
||||||
|
case INDEX_op_ext32s_i64:
|
||||||
default:
|
default:
|
||||||
g_assert_not_reached();
|
g_assert_not_reached();
|
||||||
}
|
}
|
||||||
|
|
|
@ -1602,7 +1602,6 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
tcg_out_ext32u(s, a0, a1);
|
tcg_out_ext32u(s, a0, a1);
|
||||||
break;
|
break;
|
||||||
|
|
||||||
case INDEX_op_ext32s_i64:
|
|
||||||
case INDEX_op_extrl_i64_i32:
|
case INDEX_op_extrl_i64_i32:
|
||||||
case INDEX_op_ext_i32_i64:
|
case INDEX_op_ext_i32_i64:
|
||||||
tcg_out_ext32s(s, a0, a1);
|
tcg_out_ext32s(s, a0, a1);
|
||||||
|
@ -1639,6 +1638,7 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
case INDEX_op_ext16s_i64:
|
case INDEX_op_ext16s_i64:
|
||||||
case INDEX_op_ext16u_i32:
|
case INDEX_op_ext16u_i32:
|
||||||
case INDEX_op_ext16u_i64:
|
case INDEX_op_ext16u_i64:
|
||||||
|
case INDEX_op_ext32s_i64:
|
||||||
default:
|
default:
|
||||||
g_assert_not_reached();
|
g_assert_not_reached();
|
||||||
}
|
}
|
||||||
|
|
|
@ -1112,7 +1112,7 @@ static void tcg_out_ext16u(TCGContext *s, TCGReg dest, TCGReg src)
|
||||||
tcg_out_insn(s, RRE, LLGHR, dest, src);
|
tcg_out_insn(s, RRE, LLGHR, dest, src);
|
||||||
}
|
}
|
||||||
|
|
||||||
static inline void tgen_ext32s(TCGContext *s, TCGReg dest, TCGReg src)
|
static void tcg_out_ext32s(TCGContext *s, TCGReg dest, TCGReg src)
|
||||||
{
|
{
|
||||||
tcg_out_insn(s, RRE, LGFR, dest, src);
|
tcg_out_insn(s, RRE, LGFR, dest, src);
|
||||||
}
|
}
|
||||||
|
@ -1627,7 +1627,7 @@ static void tcg_out_qemu_ld_direct(TCGContext *s, MemOp opc, TCGReg data,
|
||||||
case MO_SL | MO_BSWAP:
|
case MO_SL | MO_BSWAP:
|
||||||
/* swapped sign-extended int load */
|
/* swapped sign-extended int load */
|
||||||
tcg_out_insn(s, RXY, LRV, data, base, index, disp);
|
tcg_out_insn(s, RXY, LRV, data, base, index, disp);
|
||||||
tgen_ext32s(s, data, data);
|
tcg_out_ext32s(s, data, data);
|
||||||
break;
|
break;
|
||||||
case MO_SL:
|
case MO_SL:
|
||||||
tcg_out_insn(s, RXY, LGF, data, base, index, disp);
|
tcg_out_insn(s, RXY, LGF, data, base, index, disp);
|
||||||
|
@ -2259,7 +2259,7 @@ static inline void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
a0 = args[0], a1 = args[1], a2 = args[2];
|
a0 = args[0], a1 = args[1], a2 = args[2];
|
||||||
tcg_out_insn(s, RRE, LRVR, a0, a1);
|
tcg_out_insn(s, RRE, LRVR, a0, a1);
|
||||||
if (a2 & TCG_BSWAP_OS) {
|
if (a2 & TCG_BSWAP_OS) {
|
||||||
tgen_ext32s(s, a0, a0);
|
tcg_out_ext32s(s, a0, a0);
|
||||||
} else if ((a2 & (TCG_BSWAP_IZ | TCG_BSWAP_OZ)) == TCG_BSWAP_OZ) {
|
} else if ((a2 & (TCG_BSWAP_IZ | TCG_BSWAP_OZ)) == TCG_BSWAP_OZ) {
|
||||||
tgen_ext32u(s, a0, a0);
|
tgen_ext32u(s, a0, a0);
|
||||||
}
|
}
|
||||||
|
@ -2525,8 +2525,7 @@ static inline void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
break;
|
break;
|
||||||
|
|
||||||
case INDEX_op_ext_i32_i64:
|
case INDEX_op_ext_i32_i64:
|
||||||
case INDEX_op_ext32s_i64:
|
tcg_out_ext32s(s, args[0], args[1]);
|
||||||
tgen_ext32s(s, args[0], args[1]);
|
|
||||||
break;
|
break;
|
||||||
case INDEX_op_extu_i32_i64:
|
case INDEX_op_extu_i32_i64:
|
||||||
case INDEX_op_ext32u_i64:
|
case INDEX_op_ext32u_i64:
|
||||||
|
@ -2627,6 +2626,7 @@ static inline void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
case INDEX_op_ext16s_i64:
|
case INDEX_op_ext16s_i64:
|
||||||
case INDEX_op_ext16u_i32:
|
case INDEX_op_ext16u_i32:
|
||||||
case INDEX_op_ext16u_i64:
|
case INDEX_op_ext16u_i64:
|
||||||
|
case INDEX_op_ext32s_i64:
|
||||||
default:
|
default:
|
||||||
g_assert_not_reached();
|
g_assert_not_reached();
|
||||||
}
|
}
|
||||||
|
|
|
@ -517,6 +517,11 @@ static void tcg_out_ext16u(TCGContext *s, TCGReg rd, TCGReg rs)
|
||||||
tcg_out_arithi(s, rd, rd, 16, SHIFT_SRL);
|
tcg_out_arithi(s, rd, rd, 16, SHIFT_SRL);
|
||||||
}
|
}
|
||||||
|
|
||||||
|
static void tcg_out_ext32s(TCGContext *s, TCGReg rd, TCGReg rs)
|
||||||
|
{
|
||||||
|
tcg_out_arithi(s, rd, rs, 0, SHIFT_SRA);
|
||||||
|
}
|
||||||
|
|
||||||
static void tcg_out_addi_ptr(TCGContext *s, TCGReg rd, TCGReg rs,
|
static void tcg_out_addi_ptr(TCGContext *s, TCGReg rd, TCGReg rs,
|
||||||
tcg_target_long imm)
|
tcg_target_long imm)
|
||||||
{
|
{
|
||||||
|
@ -1213,7 +1218,7 @@ static void tcg_out_qemu_ld(TCGContext *s, TCGReg data, TCGReg addr,
|
||||||
|
|
||||||
/* We let the helper sign-extend SB and SW, but leave SL for here. */
|
/* We let the helper sign-extend SB and SW, but leave SL for here. */
|
||||||
if (is_64 && (memop & MO_SSIZE) == MO_SL) {
|
if (is_64 && (memop & MO_SSIZE) == MO_SL) {
|
||||||
tcg_out_arithi(s, data, TCG_REG_O0, 0, SHIFT_SRA);
|
tcg_out_ext32s(s, data, TCG_REG_O0);
|
||||||
} else {
|
} else {
|
||||||
tcg_out_mov(s, TCG_TYPE_REG, data, TCG_REG_O0);
|
tcg_out_mov(s, TCG_TYPE_REG, data, TCG_REG_O0);
|
||||||
}
|
}
|
||||||
|
@ -1668,8 +1673,7 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
c = ARITH_UDIVX;
|
c = ARITH_UDIVX;
|
||||||
goto gen_arith;
|
goto gen_arith;
|
||||||
case INDEX_op_ext_i32_i64:
|
case INDEX_op_ext_i32_i64:
|
||||||
case INDEX_op_ext32s_i64:
|
tcg_out_ext32s(s, a0, a1);
|
||||||
tcg_out_arithi(s, a0, a1, 0, SHIFT_SRA);
|
|
||||||
break;
|
break;
|
||||||
case INDEX_op_extu_i32_i64:
|
case INDEX_op_extu_i32_i64:
|
||||||
case INDEX_op_ext32u_i64:
|
case INDEX_op_ext32u_i64:
|
||||||
|
@ -1728,6 +1732,7 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
case INDEX_op_ext16s_i64:
|
case INDEX_op_ext16s_i64:
|
||||||
case INDEX_op_ext16u_i32:
|
case INDEX_op_ext16u_i32:
|
||||||
case INDEX_op_ext16u_i64:
|
case INDEX_op_ext16u_i64:
|
||||||
|
case INDEX_op_ext32s_i64:
|
||||||
default:
|
default:
|
||||||
g_assert_not_reached();
|
g_assert_not_reached();
|
||||||
}
|
}
|
||||||
|
|
|
@ -109,6 +109,7 @@ static void tcg_out_ext8s(TCGContext *s, TCGType type, TCGReg ret, TCGReg arg);
|
||||||
static void tcg_out_ext16s(TCGContext *s, TCGType type, TCGReg ret, TCGReg arg);
|
static void tcg_out_ext16s(TCGContext *s, TCGType type, TCGReg ret, TCGReg arg);
|
||||||
static void tcg_out_ext8u(TCGContext *s, TCGReg ret, TCGReg arg);
|
static void tcg_out_ext8u(TCGContext *s, TCGReg ret, TCGReg arg);
|
||||||
static void tcg_out_ext16u(TCGContext *s, TCGReg ret, TCGReg arg);
|
static void tcg_out_ext16u(TCGContext *s, TCGReg ret, TCGReg arg);
|
||||||
|
static void tcg_out_ext32s(TCGContext *s, TCGReg ret, TCGReg arg);
|
||||||
static void tcg_out_addi_ptr(TCGContext *s, TCGReg, TCGReg, tcg_target_long);
|
static void tcg_out_addi_ptr(TCGContext *s, TCGReg, TCGReg, tcg_target_long);
|
||||||
static void tcg_out_exit_tb(TCGContext *s, uintptr_t arg);
|
static void tcg_out_exit_tb(TCGContext *s, uintptr_t arg);
|
||||||
static void tcg_out_goto_tb(TCGContext *s, int which);
|
static void tcg_out_goto_tb(TCGContext *s, int which);
|
||||||
|
@ -4521,6 +4522,9 @@ static void tcg_reg_alloc_op(TCGContext *s, const TCGOp *op)
|
||||||
case INDEX_op_ext16u_i64:
|
case INDEX_op_ext16u_i64:
|
||||||
tcg_out_ext16u(s, new_args[0], new_args[1]);
|
tcg_out_ext16u(s, new_args[0], new_args[1]);
|
||||||
break;
|
break;
|
||||||
|
case INDEX_op_ext32s_i64:
|
||||||
|
tcg_out_ext32s(s, new_args[0], new_args[1]);
|
||||||
|
break;
|
||||||
default:
|
default:
|
||||||
if (def->flags & TCG_OPF_VECTOR) {
|
if (def->flags & TCG_OPF_VECTOR) {
|
||||||
tcg_out_vec_op(s, op->opc, TCGOP_VECL(op), TCGOP_VECE(op),
|
tcg_out_vec_op(s, op->opc, TCGOP_VECL(op), TCGOP_VECE(op),
|
||||||
|
|
|
@ -615,6 +615,13 @@ static void tcg_out_ext16u(TCGContext *s, TCGReg rd, TCGReg rs)
|
||||||
}
|
}
|
||||||
}
|
}
|
||||||
|
|
||||||
|
static void tcg_out_ext32s(TCGContext *s, TCGReg rd, TCGReg rs)
|
||||||
|
{
|
||||||
|
tcg_debug_assert(TCG_TARGET_REG_BITS == 64);
|
||||||
|
tcg_debug_assert(TCG_TARGET_HAS_ext32s_i64);
|
||||||
|
tcg_out_op_rr(s, INDEX_op_ext32s_i64, rd, rs);
|
||||||
|
}
|
||||||
|
|
||||||
static void tcg_out_addi_ptr(TCGContext *s, TCGReg rd, TCGReg rs,
|
static void tcg_out_addi_ptr(TCGContext *s, TCGReg rd, TCGReg rs,
|
||||||
tcg_target_long imm)
|
tcg_target_long imm)
|
||||||
{
|
{
|
||||||
|
@ -773,7 +780,6 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
|
|
||||||
CASE_32_64(neg) /* Optional (TCG_TARGET_HAS_neg_*). */
|
CASE_32_64(neg) /* Optional (TCG_TARGET_HAS_neg_*). */
|
||||||
CASE_32_64(not) /* Optional (TCG_TARGET_HAS_not_*). */
|
CASE_32_64(not) /* Optional (TCG_TARGET_HAS_not_*). */
|
||||||
CASE_64(ext32s) /* Optional (TCG_TARGET_HAS_ext32s_i64). */
|
|
||||||
CASE_64(ext32u) /* Optional (TCG_TARGET_HAS_ext32u_i64). */
|
CASE_64(ext32u) /* Optional (TCG_TARGET_HAS_ext32u_i64). */
|
||||||
CASE_64(ext_i32)
|
CASE_64(ext_i32)
|
||||||
CASE_64(extu_i32)
|
CASE_64(extu_i32)
|
||||||
|
@ -857,6 +863,7 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
case INDEX_op_ext16s_i64:
|
case INDEX_op_ext16s_i64:
|
||||||
case INDEX_op_ext16u_i32:
|
case INDEX_op_ext16u_i32:
|
||||||
case INDEX_op_ext16u_i64:
|
case INDEX_op_ext16u_i64:
|
||||||
|
case INDEX_op_ext32s_i64:
|
||||||
default:
|
default:
|
||||||
g_assert_not_reached();
|
g_assert_not_reached();
|
||||||
}
|
}
|
||||||
|
|
Loading…
Reference in New Issue