target-mips: rearrange gen_compute_compact_branch
The function will be also used for microMIPS Release 6. Signed-off-by: Yongbok Kim <yongbok.kim@imgtec.com> Reviewed-by: Leon Alrae <leon.alrae@imgtec.com> Reviewed-by: Aurelien Jarno <aurelien@aurel32.net> Signed-off-by: Leon Alrae <leon.alrae@imgtec.com>
This commit is contained in:
Yongbok Kim
Leon Alrae
parent
1f1b4c008e
commit
6893f07466
@ -10971,6 +10971,242 @@ static void gen_branch(DisasContext *ctx, int insn_bytes)
|
||||
}
|
||||
}
|
||||
|
||||
/* Compact Branches */
|
||||
static void gen_compute_compact_branch(DisasContext *ctx, uint32_t opc,
|
||||
int rs, int rt, int32_t offset)
|
||||
{
|
||||
int bcond_compute = 0;
|
||||
TCGv t0 = tcg_temp_new();
|
||||
TCGv t1 = tcg_temp_new();
|
||||
|
||||
if (ctx->hflags & MIPS_HFLAG_BMASK) {
|
||||
#ifdef MIPS_DEBUG_DISAS
|
||||
LOG_DISAS("Branch in delay / forbidden slot at PC 0x" TARGET_FMT_lx
|
||||
"\n", ctx->pc);
|
||||
#endif
|
||||
generate_exception(ctx, EXCP_RI);
|
||||
goto out;
|
||||
}
|
||||
|
||||
/* Load needed operands and calculate btarget */
|
||||
switch (opc) {
|
||||
/* compact branch */
|
||||
case OPC_BOVC: /* OPC_BEQZALC, OPC_BEQC */
|
||||
case OPC_BNVC: /* OPC_BNEZALC, OPC_BNEC */
|
||||
gen_load_gpr(t0, rs);
|
||||
gen_load_gpr(t1, rt);
|
||||
bcond_compute = 1;
|
||||
ctx->btarget = addr_add(ctx, ctx->pc + 4, offset);
|
||||
if (rs <= rt && rs == 0) {
|
||||
/* OPC_BEQZALC, OPC_BNEZALC */
|
||||
tcg_gen_movi_tl(cpu_gpr[31], ctx->pc + 4);
|
||||
}
|
||||
break;
|
||||
case OPC_BLEZC: /* OPC_BGEZC, OPC_BGEC */
|
||||
case OPC_BGTZC: /* OPC_BLTZC, OPC_BLTC */
|
||||
gen_load_gpr(t0, rs);
|
||||
gen_load_gpr(t1, rt);
|
||||
bcond_compute = 1;
|
||||
ctx->btarget = addr_add(ctx, ctx->pc + 4, offset);
|
||||
break;
|
||||
case OPC_BLEZALC: /* OPC_BGEZALC, OPC_BGEUC */
|
||||
case OPC_BGTZALC: /* OPC_BLTZALC, OPC_BLTUC */
|
||||
if (rs == 0 || rs == rt) {
|
||||
/* OPC_BLEZALC, OPC_BGEZALC */
|
||||
/* OPC_BGTZALC, OPC_BLTZALC */
|
||||
tcg_gen_movi_tl(cpu_gpr[31], ctx->pc + 4);
|
||||
}
|
||||
gen_load_gpr(t0, rs);
|
||||
gen_load_gpr(t1, rt);
|
||||
bcond_compute = 1;
|
||||
ctx->btarget = addr_add(ctx, ctx->pc + 4, offset);
|
||||
break;
|
||||
case OPC_BC:
|
||||
case OPC_BALC:
|
||||
ctx->btarget = addr_add(ctx, ctx->pc + 4, offset);
|
||||
break;
|
||||
case OPC_BEQZC:
|
||||
case OPC_BNEZC:
|
||||
if (rs != 0) {
|
||||
/* OPC_BEQZC, OPC_BNEZC */
|
||||
gen_load_gpr(t0, rs);
|
||||
bcond_compute = 1;
|
||||
ctx->btarget = addr_add(ctx, ctx->pc + 4, offset);
|
||||
} else {
|
||||
/* OPC_JIC, OPC_JIALC */
|
||||
TCGv tbase = tcg_temp_new();
|
||||
TCGv toffset = tcg_temp_new();
|
||||
|
||||
gen_load_gpr(tbase, rt);
|
||||
tcg_gen_movi_tl(toffset, offset);
|
||||
gen_op_addr_add(ctx, btarget, tbase, toffset);
|
||||
tcg_temp_free(tbase);
|
||||
tcg_temp_free(toffset);
|
||||
}
|
||||
break;
|
||||
default:
|
||||
MIPS_INVAL("Compact branch/jump");
|
||||
generate_exception(ctx, EXCP_RI);
|
||||
goto out;
|
||||
}
|
||||
|
||||
if (bcond_compute == 0) {
|
||||
/* Uncoditional compact branch */
|
||||
switch (opc) {
|
||||
case OPC_JIALC:
|
||||
tcg_gen_movi_tl(cpu_gpr[31], ctx->pc + 4);
|
||||
/* Fallthrough */
|
||||
case OPC_JIC:
|
||||
ctx->hflags |= MIPS_HFLAG_BR;
|
||||
break;
|
||||
case OPC_BALC:
|
||||
tcg_gen_movi_tl(cpu_gpr[31], ctx->pc + 4);
|
||||
/* Fallthrough */
|
||||
case OPC_BC:
|
||||
ctx->hflags |= MIPS_HFLAG_B;
|
||||
break;
|
||||
default:
|
||||
MIPS_INVAL("Compact branch/jump");
|
||||
generate_exception(ctx, EXCP_RI);
|
||||
goto out;
|
||||
}
|
||||
|
||||
/* Generating branch here as compact branches don't have delay slot */
|
||||
gen_branch(ctx, 4);
|
||||
} else {
|
||||
/* Conditional compact branch */
|
||||
TCGLabel *fs = gen_new_label();
|
||||
save_cpu_state(ctx, 0);
|
||||
|
||||
switch (opc) {
|
||||
case OPC_BLEZALC: /* OPC_BGEZALC, OPC_BGEUC */
|
||||
if (rs == 0 && rt != 0) {
|
||||
/* OPC_BLEZALC */
|
||||
tcg_gen_brcondi_tl(tcg_invert_cond(TCG_COND_LE), t1, 0, fs);
|
||||
} else if (rs != 0 && rt != 0 && rs == rt) {
|
||||
/* OPC_BGEZALC */
|
||||
tcg_gen_brcondi_tl(tcg_invert_cond(TCG_COND_GE), t1, 0, fs);
|
||||
} else {
|
||||
/* OPC_BGEUC */
|
||||
tcg_gen_brcond_tl(tcg_invert_cond(TCG_COND_GEU), t0, t1, fs);
|
||||
}
|
||||
break;
|
||||
case OPC_BGTZALC: /* OPC_BLTZALC, OPC_BLTUC */
|
||||
if (rs == 0 && rt != 0) {
|
||||
/* OPC_BGTZALC */
|
||||
tcg_gen_brcondi_tl(tcg_invert_cond(TCG_COND_GT), t1, 0, fs);
|
||||
} else if (rs != 0 && rt != 0 && rs == rt) {
|
||||
/* OPC_BLTZALC */
|
||||
tcg_gen_brcondi_tl(tcg_invert_cond(TCG_COND_LT), t1, 0, fs);
|
||||
} else {
|
||||
/* OPC_BLTUC */
|
||||
tcg_gen_brcond_tl(tcg_invert_cond(TCG_COND_LTU), t0, t1, fs);
|
||||
}
|
||||
break;
|
||||
case OPC_BLEZC: /* OPC_BGEZC, OPC_BGEC */
|
||||
if (rs == 0 && rt != 0) {
|
||||
/* OPC_BLEZC */
|
||||
tcg_gen_brcondi_tl(tcg_invert_cond(TCG_COND_LE), t1, 0, fs);
|
||||
} else if (rs != 0 && rt != 0 && rs == rt) {
|
||||
/* OPC_BGEZC */
|
||||
tcg_gen_brcondi_tl(tcg_invert_cond(TCG_COND_GE), t1, 0, fs);
|
||||
} else {
|
||||
/* OPC_BGEC */
|
||||
tcg_gen_brcond_tl(tcg_invert_cond(TCG_COND_GE), t0, t1, fs);
|
||||
}
|
||||
break;
|
||||
case OPC_BGTZC: /* OPC_BLTZC, OPC_BLTC */
|
||||
if (rs == 0 && rt != 0) {
|
||||
/* OPC_BGTZC */
|
||||
tcg_gen_brcondi_tl(tcg_invert_cond(TCG_COND_GT), t1, 0, fs);
|
||||
} else if (rs != 0 && rt != 0 && rs == rt) {
|
||||
/* OPC_BLTZC */
|
||||
tcg_gen_brcondi_tl(tcg_invert_cond(TCG_COND_LT), t1, 0, fs);
|
||||
} else {
|
||||
/* OPC_BLTC */
|
||||
tcg_gen_brcond_tl(tcg_invert_cond(TCG_COND_LT), t0, t1, fs);
|
||||
}
|
||||
break;
|
||||
case OPC_BOVC: /* OPC_BEQZALC, OPC_BEQC */
|
||||
case OPC_BNVC: /* OPC_BNEZALC, OPC_BNEC */
|
||||
if (rs >= rt) {
|
||||
/* OPC_BOVC, OPC_BNVC */
|
||||
TCGv t2 = tcg_temp_new();
|
||||
TCGv t3 = tcg_temp_new();
|
||||
TCGv t4 = tcg_temp_new();
|
||||
TCGv input_overflow = tcg_temp_new();
|
||||
|
||||
gen_load_gpr(t0, rs);
|
||||
gen_load_gpr(t1, rt);
|
||||
tcg_gen_ext32s_tl(t2, t0);
|
||||
tcg_gen_setcond_tl(TCG_COND_NE, input_overflow, t2, t0);
|
||||
tcg_gen_ext32s_tl(t3, t1);
|
||||
tcg_gen_setcond_tl(TCG_COND_NE, t4, t3, t1);
|
||||
tcg_gen_or_tl(input_overflow, input_overflow, t4);
|
||||
|
||||
tcg_gen_add_tl(t4, t2, t3);
|
||||
tcg_gen_ext32s_tl(t4, t4);
|
||||
tcg_gen_xor_tl(t2, t2, t3);
|
||||
tcg_gen_xor_tl(t3, t4, t3);
|
||||
tcg_gen_andc_tl(t2, t3, t2);
|
||||
tcg_gen_setcondi_tl(TCG_COND_LT, t4, t2, 0);
|
||||
tcg_gen_or_tl(t4, t4, input_overflow);
|
||||
if (opc == OPC_BOVC) {
|
||||
/* OPC_BOVC */
|
||||
tcg_gen_brcondi_tl(tcg_invert_cond(TCG_COND_NE), t4, 0, fs);
|
||||
} else {
|
||||
/* OPC_BNVC */
|
||||
tcg_gen_brcondi_tl(tcg_invert_cond(TCG_COND_EQ), t4, 0, fs);
|
||||
}
|
||||
tcg_temp_free(input_overflow);
|
||||
tcg_temp_free(t4);
|
||||
tcg_temp_free(t3);
|
||||
tcg_temp_free(t2);
|
||||
} else if (rs < rt && rs == 0) {
|
||||
/* OPC_BEQZALC, OPC_BNEZALC */
|
||||
if (opc == OPC_BEQZALC) {
|
||||
/* OPC_BEQZALC */
|
||||
tcg_gen_brcondi_tl(tcg_invert_cond(TCG_COND_EQ), t1, 0, fs);
|
||||
} else {
|
||||
/* OPC_BNEZALC */
|
||||
tcg_gen_brcondi_tl(tcg_invert_cond(TCG_COND_NE), t1, 0, fs);
|
||||
}
|
||||
} else {
|
||||
/* OPC_BEQC, OPC_BNEC */
|
||||
if (opc == OPC_BEQC) {
|
||||
/* OPC_BEQC */
|
||||
tcg_gen_brcond_tl(tcg_invert_cond(TCG_COND_EQ), t0, t1, fs);
|
||||
} else {
|
||||
/* OPC_BNEC */
|
||||
tcg_gen_brcond_tl(tcg_invert_cond(TCG_COND_NE), t0, t1, fs);
|
||||
}
|
||||
}
|
||||
break;
|
||||
case OPC_BEQZC:
|
||||
tcg_gen_brcondi_tl(tcg_invert_cond(TCG_COND_EQ), t0, 0, fs);
|
||||
break;
|
||||
case OPC_BNEZC:
|
||||
tcg_gen_brcondi_tl(tcg_invert_cond(TCG_COND_NE), t0, 0, fs);
|
||||
break;
|
||||
default:
|
||||
MIPS_INVAL("Compact conditional branch/jump");
|
||||
generate_exception(ctx, EXCP_RI);
|
||||
goto out;
|
||||
}
|
||||
|
||||
/* Generating branch here as compact branches don't have delay slot */
|
||||
gen_goto_tb(ctx, 1, ctx->btarget);
|
||||
gen_set_label(fs);
|
||||
|
||||
ctx->hflags |= MIPS_HFLAG_FBNSLOT;
|
||||
MIPS_DEBUG("Compact conditional branch");
|
||||
}
|
||||
|
||||
out:
|
||||
tcg_temp_free(t0);
|
||||
tcg_temp_free(t1);
|
||||
}
|
||||
|
||||
/* ISA extensions (ASEs) */
|
||||
/* MIPS16 extension to MIPS32 */
|
||||
|
||||
@ -16279,242 +16515,6 @@ static void gen_mipsdsp_accinsn(DisasContext *ctx, uint32_t op1, uint32_t op2,
|
||||
|
||||
/* End MIPSDSP functions. */
|
||||
|
||||
/* Compact Branches */
|
||||
static void gen_compute_compact_branch(DisasContext *ctx, uint32_t opc,
|
||||
int rs, int rt, int32_t offset)
|
||||
{
|
||||
int bcond_compute = 0;
|
||||
TCGv t0 = tcg_temp_new();
|
||||
TCGv t1 = tcg_temp_new();
|
||||
|
||||
if (ctx->hflags & MIPS_HFLAG_BMASK) {
|
||||
#ifdef MIPS_DEBUG_DISAS
|
||||
LOG_DISAS("Branch in delay / forbidden slot at PC 0x" TARGET_FMT_lx
|
||||
"\n", ctx->pc);
|
||||
#endif
|
||||
generate_exception(ctx, EXCP_RI);
|
||||
goto out;
|
||||
}
|
||||
|
||||
/* Load needed operands and calculate btarget */
|
||||
switch (opc) {
|
||||
/* compact branch */
|
||||
case OPC_BOVC: /* OPC_BEQZALC, OPC_BEQC */
|
||||
case OPC_BNVC: /* OPC_BNEZALC, OPC_BNEC */
|
||||
gen_load_gpr(t0, rs);
|
||||
gen_load_gpr(t1, rt);
|
||||
bcond_compute = 1;
|
||||
ctx->btarget = addr_add(ctx, ctx->pc + 4, offset);
|
||||
if (rs <= rt && rs == 0) {
|
||||
/* OPC_BEQZALC, OPC_BNEZALC */
|
||||
tcg_gen_movi_tl(cpu_gpr[31], ctx->pc + 4);
|
||||
}
|
||||
break;
|
||||
case OPC_BLEZC: /* OPC_BGEZC, OPC_BGEC */
|
||||
case OPC_BGTZC: /* OPC_BLTZC, OPC_BLTC */
|
||||
gen_load_gpr(t0, rs);
|
||||
gen_load_gpr(t1, rt);
|
||||
bcond_compute = 1;
|
||||
ctx->btarget = addr_add(ctx, ctx->pc + 4, offset);
|
||||
break;
|
||||
case OPC_BLEZALC: /* OPC_BGEZALC, OPC_BGEUC */
|
||||
case OPC_BGTZALC: /* OPC_BLTZALC, OPC_BLTUC */
|
||||
if (rs == 0 || rs == rt) {
|
||||
/* OPC_BLEZALC, OPC_BGEZALC */
|
||||
/* OPC_BGTZALC, OPC_BLTZALC */
|
||||
tcg_gen_movi_tl(cpu_gpr[31], ctx->pc + 4);
|
||||
}
|
||||
gen_load_gpr(t0, rs);
|
||||
gen_load_gpr(t1, rt);
|
||||
bcond_compute = 1;
|
||||
ctx->btarget = addr_add(ctx, ctx->pc + 4, offset);
|
||||
break;
|
||||
case OPC_BC:
|
||||
case OPC_BALC:
|
||||
ctx->btarget = addr_add(ctx, ctx->pc + 4, offset);
|
||||
break;
|
||||
case OPC_BEQZC:
|
||||
case OPC_BNEZC:
|
||||
if (rs != 0) {
|
||||
/* OPC_BEQZC, OPC_BNEZC */
|
||||
gen_load_gpr(t0, rs);
|
||||
bcond_compute = 1;
|
||||
ctx->btarget = addr_add(ctx, ctx->pc + 4, offset);
|
||||
} else {
|
||||
/* OPC_JIC, OPC_JIALC */
|
||||
TCGv tbase = tcg_temp_new();
|
||||
TCGv toffset = tcg_temp_new();
|
||||
|
||||
gen_load_gpr(tbase, rt);
|
||||
tcg_gen_movi_tl(toffset, offset);
|
||||
gen_op_addr_add(ctx, btarget, tbase, toffset);
|
||||
tcg_temp_free(tbase);
|
||||
tcg_temp_free(toffset);
|
||||
}
|
||||
break;
|
||||
default:
|
||||
MIPS_INVAL("Compact branch/jump");
|
||||
generate_exception(ctx, EXCP_RI);
|
||||
goto out;
|
||||
}
|
||||
|
||||
if (bcond_compute == 0) {
|
||||
/* Uncoditional compact branch */
|
||||
switch (opc) {
|
||||
case OPC_JIALC:
|
||||
tcg_gen_movi_tl(cpu_gpr[31], ctx->pc + 4);
|
||||
/* Fallthrough */
|
||||
case OPC_JIC:
|
||||
ctx->hflags |= MIPS_HFLAG_BR;
|
||||
break;
|
||||
case OPC_BALC:
|
||||
tcg_gen_movi_tl(cpu_gpr[31], ctx->pc + 4);
|
||||
/* Fallthrough */
|
||||
case OPC_BC:
|
||||
ctx->hflags |= MIPS_HFLAG_B;
|
||||
break;
|
||||
default:
|
||||
MIPS_INVAL("Compact branch/jump");
|
||||
generate_exception(ctx, EXCP_RI);
|
||||
goto out;
|
||||
}
|
||||
|
||||
/* Generating branch here as compact branches don't have delay slot */
|
||||
gen_branch(ctx, 4);
|
||||
} else {
|
||||
/* Conditional compact branch */
|
||||
TCGLabel *fs = gen_new_label();
|
||||
save_cpu_state(ctx, 0);
|
||||
|
||||
switch (opc) {
|
||||
case OPC_BLEZALC: /* OPC_BGEZALC, OPC_BGEUC */
|
||||
if (rs == 0 && rt != 0) {
|
||||
/* OPC_BLEZALC */
|
||||
tcg_gen_brcondi_tl(tcg_invert_cond(TCG_COND_LE), t1, 0, fs);
|
||||
} else if (rs != 0 && rt != 0 && rs == rt) {
|
||||
/* OPC_BGEZALC */
|
||||
tcg_gen_brcondi_tl(tcg_invert_cond(TCG_COND_GE), t1, 0, fs);
|
||||
} else {
|
||||
/* OPC_BGEUC */
|
||||
tcg_gen_brcond_tl(tcg_invert_cond(TCG_COND_GEU), t0, t1, fs);
|
||||
}
|
||||
break;
|
||||
case OPC_BGTZALC: /* OPC_BLTZALC, OPC_BLTUC */
|
||||
if (rs == 0 && rt != 0) {
|
||||
/* OPC_BGTZALC */
|
||||
tcg_gen_brcondi_tl(tcg_invert_cond(TCG_COND_GT), t1, 0, fs);
|
||||
} else if (rs != 0 && rt != 0 && rs == rt) {
|
||||
/* OPC_BLTZALC */
|
||||
tcg_gen_brcondi_tl(tcg_invert_cond(TCG_COND_LT), t1, 0, fs);
|
||||
} else {
|
||||
/* OPC_BLTUC */
|
||||
tcg_gen_brcond_tl(tcg_invert_cond(TCG_COND_LTU), t0, t1, fs);
|
||||
}
|
||||
break;
|
||||
case OPC_BLEZC: /* OPC_BGEZC, OPC_BGEC */
|
||||
if (rs == 0 && rt != 0) {
|
||||
/* OPC_BLEZC */
|
||||
tcg_gen_brcondi_tl(tcg_invert_cond(TCG_COND_LE), t1, 0, fs);
|
||||
} else if (rs != 0 && rt != 0 && rs == rt) {
|
||||
/* OPC_BGEZC */
|
||||
tcg_gen_brcondi_tl(tcg_invert_cond(TCG_COND_GE), t1, 0, fs);
|
||||
} else {
|
||||
/* OPC_BGEC */
|
||||
tcg_gen_brcond_tl(tcg_invert_cond(TCG_COND_GE), t0, t1, fs);
|
||||
}
|
||||
break;
|
||||
case OPC_BGTZC: /* OPC_BLTZC, OPC_BLTC */
|
||||
if (rs == 0 && rt != 0) {
|
||||
/* OPC_BGTZC */
|
||||
tcg_gen_brcondi_tl(tcg_invert_cond(TCG_COND_GT), t1, 0, fs);
|
||||
} else if (rs != 0 && rt != 0 && rs == rt) {
|
||||
/* OPC_BLTZC */
|
||||
tcg_gen_brcondi_tl(tcg_invert_cond(TCG_COND_LT), t1, 0, fs);
|
||||
} else {
|
||||
/* OPC_BLTC */
|
||||
tcg_gen_brcond_tl(tcg_invert_cond(TCG_COND_LT), t0, t1, fs);
|
||||
}
|
||||
break;
|
||||
case OPC_BOVC: /* OPC_BEQZALC, OPC_BEQC */
|
||||
case OPC_BNVC: /* OPC_BNEZALC, OPC_BNEC */
|
||||
if (rs >= rt) {
|
||||
/* OPC_BOVC, OPC_BNVC */
|
||||
TCGv t2 = tcg_temp_new();
|
||||
TCGv t3 = tcg_temp_new();
|
||||
TCGv t4 = tcg_temp_new();
|
||||
TCGv input_overflow = tcg_temp_new();
|
||||
|
||||
gen_load_gpr(t0, rs);
|
||||
gen_load_gpr(t1, rt);
|
||||
tcg_gen_ext32s_tl(t2, t0);
|
||||
tcg_gen_setcond_tl(TCG_COND_NE, input_overflow, t2, t0);
|
||||
tcg_gen_ext32s_tl(t3, t1);
|
||||
tcg_gen_setcond_tl(TCG_COND_NE, t4, t3, t1);
|
||||
tcg_gen_or_tl(input_overflow, input_overflow, t4);
|
||||
|
||||
tcg_gen_add_tl(t4, t2, t3);
|
||||
tcg_gen_ext32s_tl(t4, t4);
|
||||
tcg_gen_xor_tl(t2, t2, t3);
|
||||
tcg_gen_xor_tl(t3, t4, t3);
|
||||
tcg_gen_andc_tl(t2, t3, t2);
|
||||
tcg_gen_setcondi_tl(TCG_COND_LT, t4, t2, 0);
|
||||
tcg_gen_or_tl(t4, t4, input_overflow);
|
||||
if (opc == OPC_BOVC) {
|
||||
/* OPC_BOVC */
|
||||
tcg_gen_brcondi_tl(tcg_invert_cond(TCG_COND_NE), t4, 0, fs);
|
||||
} else {
|
||||
/* OPC_BNVC */
|
||||
tcg_gen_brcondi_tl(tcg_invert_cond(TCG_COND_EQ), t4, 0, fs);
|
||||
}
|
||||
tcg_temp_free(input_overflow);
|
||||
tcg_temp_free(t4);
|
||||
tcg_temp_free(t3);
|
||||
tcg_temp_free(t2);
|
||||
} else if (rs < rt && rs == 0) {
|
||||
/* OPC_BEQZALC, OPC_BNEZALC */
|
||||
if (opc == OPC_BEQZALC) {
|
||||
/* OPC_BEQZALC */
|
||||
tcg_gen_brcondi_tl(tcg_invert_cond(TCG_COND_EQ), t1, 0, fs);
|
||||
} else {
|
||||
/* OPC_BNEZALC */
|
||||
tcg_gen_brcondi_tl(tcg_invert_cond(TCG_COND_NE), t1, 0, fs);
|
||||
}
|
||||
} else {
|
||||
/* OPC_BEQC, OPC_BNEC */
|
||||
if (opc == OPC_BEQC) {
|
||||
/* OPC_BEQC */
|
||||
tcg_gen_brcond_tl(tcg_invert_cond(TCG_COND_EQ), t0, t1, fs);
|
||||
} else {
|
||||
/* OPC_BNEC */
|
||||
tcg_gen_brcond_tl(tcg_invert_cond(TCG_COND_NE), t0, t1, fs);
|
||||
}
|
||||
}
|
||||
break;
|
||||
case OPC_BEQZC:
|
||||
tcg_gen_brcondi_tl(tcg_invert_cond(TCG_COND_EQ), t0, 0, fs);
|
||||
break;
|
||||
case OPC_BNEZC:
|
||||
tcg_gen_brcondi_tl(tcg_invert_cond(TCG_COND_NE), t0, 0, fs);
|
||||
break;
|
||||
default:
|
||||
MIPS_INVAL("Compact conditional branch/jump");
|
||||
generate_exception(ctx, EXCP_RI);
|
||||
goto out;
|
||||
}
|
||||
|
||||
/* Generating branch here as compact branches don't have delay slot */
|
||||
gen_goto_tb(ctx, 1, ctx->btarget);
|
||||
gen_set_label(fs);
|
||||
|
||||
ctx->hflags |= MIPS_HFLAG_FBNSLOT;
|
||||
MIPS_DEBUG("Compact conditional branch");
|
||||
}
|
||||
|
||||
out:
|
||||
tcg_temp_free(t0);
|
||||
tcg_temp_free(t1);
|
||||
}
|
||||
|
||||
static void decode_opc_special_r6(CPUMIPSState *env, DisasContext *ctx)
|
||||
{
|
||||
int rs, rt, rd, sa;
|
||||
|
||||
Loading…
Reference in New Issue
Block a user