target/mips: Drop tcg_temp_free from octeon_translate.c
Translators are no longer required to free tcg temporaries. Reviewed-by: Philippe Mathieu-Daudé <philmd@linaro.org> Signed-off-by: Richard Henderson <richard.henderson@linaro.org>
This commit is contained in:
parent
80d881d43f
commit
9ac01687f5
|
@ -40,8 +40,6 @@ static bool trans_BBIT(DisasContext *ctx, arg_BBIT *a)
|
|||
ctx->hflags |= MIPS_HFLAG_BC;
|
||||
ctx->btarget = ctx->base.pc_next + 4 + a->offset * 4;
|
||||
ctx->hflags |= MIPS_HFLAG_BDS32;
|
||||
|
||||
tcg_temp_free(t0);
|
||||
return true;
|
||||
}
|
||||
|
||||
|
@ -61,10 +59,6 @@ static bool trans_BADDU(DisasContext *ctx, arg_BADDU *a)
|
|||
|
||||
tcg_gen_add_tl(t0, t0, t1);
|
||||
tcg_gen_andi_i64(cpu_gpr[a->rd], t0, 0xff);
|
||||
|
||||
tcg_temp_free(t0);
|
||||
tcg_temp_free(t1);
|
||||
|
||||
return true;
|
||||
}
|
||||
|
||||
|
@ -83,10 +77,6 @@ static bool trans_DMUL(DisasContext *ctx, arg_DMUL *a)
|
|||
gen_load_gpr(t1, a->rt);
|
||||
|
||||
tcg_gen_mul_i64(cpu_gpr[a->rd], t0, t1);
|
||||
|
||||
tcg_temp_free(t0);
|
||||
tcg_temp_free(t1);
|
||||
|
||||
return true;
|
||||
}
|
||||
|
||||
|
@ -103,8 +93,6 @@ static bool trans_EXTS(DisasContext *ctx, arg_EXTS *a)
|
|||
gen_load_gpr(t0, a->rs);
|
||||
tcg_gen_sextract_tl(t0, t0, a->p, a->lenm1 + 1);
|
||||
gen_store_gpr(t0, a->rt);
|
||||
tcg_temp_free(t0);
|
||||
|
||||
return true;
|
||||
}
|
||||
|
||||
|
@ -121,8 +109,6 @@ static bool trans_CINS(DisasContext *ctx, arg_CINS *a)
|
|||
gen_load_gpr(t0, a->rs);
|
||||
tcg_gen_deposit_z_tl(t0, t0, a->p, a->lenm1 + 1);
|
||||
gen_store_gpr(t0, a->rt);
|
||||
tcg_temp_free(t0);
|
||||
|
||||
return true;
|
||||
}
|
||||
|
||||
|
@ -142,8 +128,6 @@ static bool trans_POP(DisasContext *ctx, arg_POP *a)
|
|||
}
|
||||
tcg_gen_ctpop_tl(t0, t0);
|
||||
gen_store_gpr(t0, a->rd);
|
||||
tcg_temp_free(t0);
|
||||
|
||||
return true;
|
||||
}
|
||||
|
||||
|
@ -167,10 +151,6 @@ static bool trans_SEQNE(DisasContext *ctx, arg_SEQNE *a)
|
|||
} else {
|
||||
tcg_gen_setcond_tl(TCG_COND_EQ, cpu_gpr[a->rd], t1, t0);
|
||||
}
|
||||
|
||||
tcg_temp_free(t0);
|
||||
tcg_temp_free(t1);
|
||||
|
||||
return true;
|
||||
}
|
||||
|
||||
|
@ -194,8 +174,5 @@ static bool trans_SEQNEI(DisasContext *ctx, arg_SEQNEI *a)
|
|||
} else {
|
||||
tcg_gen_setcondi_tl(TCG_COND_EQ, cpu_gpr[a->rt], t0, imm);
|
||||
}
|
||||
|
||||
tcg_temp_free(t0);
|
||||
|
||||
return true;
|
||||
}
|
||||
|
|
Loading…
Reference in New Issue