esp: move some definitions to header file
These will be used by next commits. Signed-off-by: Hervé Poussineau <hpoussin@reactos.org> Signed-off-by: Blue Swirl <blauwirbel@gmail.com>
This commit is contained in:
Hervé Poussineau
Blue Swirl
parent
c03b0aa0ca
commit
9c7e23fc4d
125
hw/esp.c
125
hw/esp.c
|
|
@ -25,7 +25,6 @@
|
|||
|
||||
#include "sysbus.h"
|
||||
#include "pci.h"
|
||||
#include "scsi.h"
|
||||
#include "esp.h"
|
||||
#include "trace.h"
|
||||
#include "qemu-log.h"
|
||||
|
|
@ -38,114 +37,6 @@
|
|||
* http://www.ibiblio.org/pub/historic-linux/early-ports/Sparc/NCR/NCR53C9X.txt
|
||||
*/
|
||||
|
||||
#define ESP_REGS 16
|
||||
#define TI_BUFSZ 16
|
||||
|
||||
typedef struct ESPState ESPState;
|
||||
|
||||
struct ESPState {
|
||||
uint8_t rregs[ESP_REGS];
|
||||
uint8_t wregs[ESP_REGS];
|
||||
qemu_irq irq;
|
||||
uint8_t chip_id;
|
||||
int32_t ti_size;
|
||||
uint32_t ti_rptr, ti_wptr;
|
||||
uint32_t status;
|
||||
uint32_t dma;
|
||||
uint8_t ti_buf[TI_BUFSZ];
|
||||
SCSIBus bus;
|
||||
SCSIDevice *current_dev;
|
||||
SCSIRequest *current_req;
|
||||
uint8_t cmdbuf[TI_BUFSZ];
|
||||
uint32_t cmdlen;
|
||||
uint32_t do_cmd;
|
||||
|
||||
/* The amount of data left in the current DMA transfer. */
|
||||
uint32_t dma_left;
|
||||
/* The size of the current DMA transfer. Zero if no transfer is in
|
||||
progress. */
|
||||
uint32_t dma_counter;
|
||||
int dma_enabled;
|
||||
|
||||
uint32_t async_len;
|
||||
uint8_t *async_buf;
|
||||
|
||||
ESPDMAMemoryReadWriteFunc dma_memory_read;
|
||||
ESPDMAMemoryReadWriteFunc dma_memory_write;
|
||||
void *dma_opaque;
|
||||
void (*dma_cb)(ESPState *s);
|
||||
};
|
||||
|
||||
#define ESP_TCLO 0x0
|
||||
#define ESP_TCMID 0x1
|
||||
#define ESP_FIFO 0x2
|
||||
#define ESP_CMD 0x3
|
||||
#define ESP_RSTAT 0x4
|
||||
#define ESP_WBUSID 0x4
|
||||
#define ESP_RINTR 0x5
|
||||
#define ESP_WSEL 0x5
|
||||
#define ESP_RSEQ 0x6
|
||||
#define ESP_WSYNTP 0x6
|
||||
#define ESP_RFLAGS 0x7
|
||||
#define ESP_WSYNO 0x7
|
||||
#define ESP_CFG1 0x8
|
||||
#define ESP_RRES1 0x9
|
||||
#define ESP_WCCF 0x9
|
||||
#define ESP_RRES2 0xa
|
||||
#define ESP_WTEST 0xa
|
||||
#define ESP_CFG2 0xb
|
||||
#define ESP_CFG3 0xc
|
||||
#define ESP_RES3 0xd
|
||||
#define ESP_TCHI 0xe
|
||||
#define ESP_RES4 0xf
|
||||
|
||||
#define CMD_DMA 0x80
|
||||
#define CMD_CMD 0x7f
|
||||
|
||||
#define CMD_NOP 0x00
|
||||
#define CMD_FLUSH 0x01
|
||||
#define CMD_RESET 0x02
|
||||
#define CMD_BUSRESET 0x03
|
||||
#define CMD_TI 0x10
|
||||
#define CMD_ICCS 0x11
|
||||
#define CMD_MSGACC 0x12
|
||||
#define CMD_PAD 0x18
|
||||
#define CMD_SATN 0x1a
|
||||
#define CMD_RSTATN 0x1b
|
||||
#define CMD_SEL 0x41
|
||||
#define CMD_SELATN 0x42
|
||||
#define CMD_SELATNS 0x43
|
||||
#define CMD_ENSEL 0x44
|
||||
#define CMD_DISSEL 0x45
|
||||
|
||||
#define STAT_DO 0x00
|
||||
#define STAT_DI 0x01
|
||||
#define STAT_CD 0x02
|
||||
#define STAT_ST 0x03
|
||||
#define STAT_MO 0x06
|
||||
#define STAT_MI 0x07
|
||||
#define STAT_PIO_MASK 0x06
|
||||
|
||||
#define STAT_TC 0x10
|
||||
#define STAT_PE 0x20
|
||||
#define STAT_GE 0x40
|
||||
#define STAT_INT 0x80
|
||||
|
||||
#define BUSID_DID 0x07
|
||||
|
||||
#define INTR_FC 0x08
|
||||
#define INTR_BS 0x10
|
||||
#define INTR_DC 0x20
|
||||
#define INTR_RST 0x80
|
||||
|
||||
#define SEQ_0 0x0
|
||||
#define SEQ_CD 0x4
|
||||
|
||||
#define CFG1_RESREPT 0x40
|
||||
|
||||
#define TCHI_FAS100A 0x4
|
||||
#define TCHI_AM53C974 0x12
|
||||
|
||||
static void esp_raise_irq(ESPState *s)
|
||||
{
|
||||
if (!(s->rregs[ESP_RSTAT] & STAT_INT)) {
|
||||
|
|
@ -164,7 +55,7 @@ static void esp_lower_irq(ESPState *s)
|
|||
}
|
||||
}
|
||||
|
||||
static void esp_dma_enable(ESPState *s, int irq, int level)
|
||||
void esp_dma_enable(ESPState *s, int irq, int level)
|
||||
{
|
||||
if (level) {
|
||||
s->dma_enabled = 1;
|
||||
|
|
@ -179,7 +70,7 @@ static void esp_dma_enable(ESPState *s, int irq, int level)
|
|||
}
|
||||
}
|
||||
|
||||
static void esp_request_cancelled(SCSIRequest *req)
|
||||
void esp_request_cancelled(SCSIRequest *req)
|
||||
{
|
||||
ESPState *s = req->hba_private;
|
||||
|
||||
|
|
@ -388,7 +279,7 @@ static void esp_do_dma(ESPState *s)
|
|||
esp_dma_done(s);
|
||||
}
|
||||
|
||||
static void esp_command_complete(SCSIRequest *req, uint32_t status,
|
||||
void esp_command_complete(SCSIRequest *req, uint32_t status,
|
||||
size_t resid)
|
||||
{
|
||||
ESPState *s = req->hba_private;
|
||||
|
|
@ -413,7 +304,7 @@ static void esp_command_complete(SCSIRequest *req, uint32_t status,
|
|||
}
|
||||
}
|
||||
|
||||
static void esp_transfer_data(SCSIRequest *req, uint32_t len)
|
||||
void esp_transfer_data(SCSIRequest *req, uint32_t len)
|
||||
{
|
||||
ESPState *s = req->hba_private;
|
||||
|
||||
|
|
@ -465,7 +356,7 @@ static void handle_ti(ESPState *s)
|
|||
}
|
||||
}
|
||||
|
||||
static void esp_hard_reset(ESPState *s)
|
||||
void esp_hard_reset(ESPState *s)
|
||||
{
|
||||
memset(s->rregs, 0, ESP_REGS);
|
||||
memset(s->wregs, 0, ESP_REGS);
|
||||
|
|
@ -493,7 +384,7 @@ static void parent_esp_reset(ESPState *s, int irq, int level)
|
|||
}
|
||||
}
|
||||
|
||||
static uint64_t esp_reg_read(ESPState *s, uint32_t saddr)
|
||||
uint64_t esp_reg_read(ESPState *s, uint32_t saddr)
|
||||
{
|
||||
uint32_t old_val;
|
||||
|
||||
|
|
@ -533,7 +424,7 @@ static uint64_t esp_reg_read(ESPState *s, uint32_t saddr)
|
|||
return s->rregs[saddr];
|
||||
}
|
||||
|
||||
static void esp_reg_write(ESPState *s, uint32_t saddr, uint64_t val)
|
||||
void esp_reg_write(ESPState *s, uint32_t saddr, uint64_t val)
|
||||
{
|
||||
trace_esp_mem_writeb(saddr, s->wregs[saddr], val);
|
||||
switch (saddr) {
|
||||
|
|
@ -660,7 +551,7 @@ static bool esp_mem_accepts(void *opaque, target_phys_addr_t addr,
|
|||
return (size == 1) || (is_write && size == 4);
|
||||
}
|
||||
|
||||
static const VMStateDescription vmstate_esp = {
|
||||
const VMStateDescription vmstate_esp = {
|
||||
.name ="esp",
|
||||
.version_id = 3,
|
||||
.minimum_version_id = 3,
|
||||
|
|
|
|||
119
hw/esp.h
119
hw/esp.h
|
|
@ -1,6 +1,8 @@
|
|||
#ifndef QEMU_HW_ESP_H
|
||||
#define QEMU_HW_ESP_H
|
||||
|
||||
#include "scsi.h"
|
||||
|
||||
/* esp.c */
|
||||
#define ESP_MAX_DEVS 7
|
||||
typedef void (*ESPDMAMemoryReadWriteFunc)(void *opaque, uint8_t *buf, int len);
|
||||
|
|
@ -10,4 +12,121 @@ void esp_init(target_phys_addr_t espaddr, int it_shift,
|
|||
void *dma_opaque, qemu_irq irq, qemu_irq *reset,
|
||||
qemu_irq *dma_enable);
|
||||
|
||||
#define ESP_REGS 16
|
||||
#define TI_BUFSZ 16
|
||||
|
||||
typedef struct ESPState ESPState;
|
||||
|
||||
struct ESPState {
|
||||
uint8_t rregs[ESP_REGS];
|
||||
uint8_t wregs[ESP_REGS];
|
||||
qemu_irq irq;
|
||||
uint8_t chip_id;
|
||||
int32_t ti_size;
|
||||
uint32_t ti_rptr, ti_wptr;
|
||||
uint32_t status;
|
||||
uint32_t dma;
|
||||
uint8_t ti_buf[TI_BUFSZ];
|
||||
SCSIBus bus;
|
||||
SCSIDevice *current_dev;
|
||||
SCSIRequest *current_req;
|
||||
uint8_t cmdbuf[TI_BUFSZ];
|
||||
uint32_t cmdlen;
|
||||
uint32_t do_cmd;
|
||||
|
||||
/* The amount of data left in the current DMA transfer. */
|
||||
uint32_t dma_left;
|
||||
/* The size of the current DMA transfer. Zero if no transfer is in
|
||||
progress. */
|
||||
uint32_t dma_counter;
|
||||
int dma_enabled;
|
||||
|
||||
uint32_t async_len;
|
||||
uint8_t *async_buf;
|
||||
|
||||
ESPDMAMemoryReadWriteFunc dma_memory_read;
|
||||
ESPDMAMemoryReadWriteFunc dma_memory_write;
|
||||
void *dma_opaque;
|
||||
void (*dma_cb)(ESPState *s);
|
||||
};
|
||||
|
||||
#define ESP_TCLO 0x0
|
||||
#define ESP_TCMID 0x1
|
||||
#define ESP_FIFO 0x2
|
||||
#define ESP_CMD 0x3
|
||||
#define ESP_RSTAT 0x4
|
||||
#define ESP_WBUSID 0x4
|
||||
#define ESP_RINTR 0x5
|
||||
#define ESP_WSEL 0x5
|
||||
#define ESP_RSEQ 0x6
|
||||
#define ESP_WSYNTP 0x6
|
||||
#define ESP_RFLAGS 0x7
|
||||
#define ESP_WSYNO 0x7
|
||||
#define ESP_CFG1 0x8
|
||||
#define ESP_RRES1 0x9
|
||||
#define ESP_WCCF 0x9
|
||||
#define ESP_RRES2 0xa
|
||||
#define ESP_WTEST 0xa
|
||||
#define ESP_CFG2 0xb
|
||||
#define ESP_CFG3 0xc
|
||||
#define ESP_RES3 0xd
|
||||
#define ESP_TCHI 0xe
|
||||
#define ESP_RES4 0xf
|
||||
|
||||
#define CMD_DMA 0x80
|
||||
#define CMD_CMD 0x7f
|
||||
|
||||
#define CMD_NOP 0x00
|
||||
#define CMD_FLUSH 0x01
|
||||
#define CMD_RESET 0x02
|
||||
#define CMD_BUSRESET 0x03
|
||||
#define CMD_TI 0x10
|
||||
#define CMD_ICCS 0x11
|
||||
#define CMD_MSGACC 0x12
|
||||
#define CMD_PAD 0x18
|
||||
#define CMD_SATN 0x1a
|
||||
#define CMD_RSTATN 0x1b
|
||||
#define CMD_SEL 0x41
|
||||
#define CMD_SELATN 0x42
|
||||
#define CMD_SELATNS 0x43
|
||||
#define CMD_ENSEL 0x44
|
||||
#define CMD_DISSEL 0x45
|
||||
|
||||
#define STAT_DO 0x00
|
||||
#define STAT_DI 0x01
|
||||
#define STAT_CD 0x02
|
||||
#define STAT_ST 0x03
|
||||
#define STAT_MO 0x06
|
||||
#define STAT_MI 0x07
|
||||
#define STAT_PIO_MASK 0x06
|
||||
|
||||
#define STAT_TC 0x10
|
||||
#define STAT_PE 0x20
|
||||
#define STAT_GE 0x40
|
||||
#define STAT_INT 0x80
|
||||
|
||||
#define BUSID_DID 0x07
|
||||
|
||||
#define INTR_FC 0x08
|
||||
#define INTR_BS 0x10
|
||||
#define INTR_DC 0x20
|
||||
#define INTR_RST 0x80
|
||||
|
||||
#define SEQ_0 0x0
|
||||
#define SEQ_CD 0x4
|
||||
|
||||
#define CFG1_RESREPT 0x40
|
||||
|
||||
#define TCHI_FAS100A 0x4
|
||||
#define TCHI_AM53C974 0x12
|
||||
|
||||
void esp_dma_enable(ESPState *s, int irq, int level);
|
||||
void esp_request_cancelled(SCSIRequest *req);
|
||||
void esp_command_complete(SCSIRequest *req, uint32_t status, size_t resid);
|
||||
void esp_transfer_data(SCSIRequest *req, uint32_t len);
|
||||
void esp_hard_reset(ESPState *s);
|
||||
uint64_t esp_reg_read(ESPState *s, uint32_t saddr);
|
||||
void esp_reg_write(ESPState *s, uint32_t saddr, uint64_t val);
|
||||
extern const VMStateDescription vmstate_esp;
|
||||
|
||||
#endif
|
||||
|
|
|
|||
Loading…
Reference in New Issue