tcg: Split out tcg_out_extu_i32_i64
We will need a backend interface for type extension with zero. Use it in tcg_reg_alloc_op in the meantime. Reviewed-by: Philippe Mathieu-Daudé <philmd@linaro.org> Signed-off-by: Richard Henderson <richard.henderson@linaro.org>
This commit is contained in:
parent
9c6aa274a4
commit
b9bfe000f9
|
@ -1462,6 +1462,11 @@ static void tcg_out_ext32u(TCGContext *s, TCGReg rd, TCGReg rn)
|
||||||
tcg_out_movr(s, TCG_TYPE_I32, rd, rn);
|
tcg_out_movr(s, TCG_TYPE_I32, rd, rn);
|
||||||
}
|
}
|
||||||
|
|
||||||
|
static void tcg_out_extu_i32_i64(TCGContext *s, TCGReg rd, TCGReg rn)
|
||||||
|
{
|
||||||
|
tcg_out_ext32u(s, rd, rn);
|
||||||
|
}
|
||||||
|
|
||||||
static void tcg_out_addsubi(TCGContext *s, int ext, TCGReg rd,
|
static void tcg_out_addsubi(TCGContext *s, int ext, TCGReg rd,
|
||||||
TCGReg rn, int64_t aimm)
|
TCGReg rn, int64_t aimm)
|
||||||
{
|
{
|
||||||
|
@ -2265,10 +2270,6 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
}
|
}
|
||||||
break;
|
break;
|
||||||
|
|
||||||
case INDEX_op_extu_i32_i64:
|
|
||||||
tcg_out_ext32u(s, a0, a1);
|
|
||||||
break;
|
|
||||||
|
|
||||||
case INDEX_op_deposit_i64:
|
case INDEX_op_deposit_i64:
|
||||||
case INDEX_op_deposit_i32:
|
case INDEX_op_deposit_i32:
|
||||||
tcg_out_dep(s, ext, a0, REG0(2), args[3], args[4]);
|
tcg_out_dep(s, ext, a0, REG0(2), args[3], args[4]);
|
||||||
|
@ -2335,6 +2336,7 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
case INDEX_op_ext32s_i64:
|
case INDEX_op_ext32s_i64:
|
||||||
case INDEX_op_ext32u_i64:
|
case INDEX_op_ext32u_i64:
|
||||||
case INDEX_op_ext_i32_i64:
|
case INDEX_op_ext_i32_i64:
|
||||||
|
case INDEX_op_extu_i32_i64:
|
||||||
default:
|
default:
|
||||||
g_assert_not_reached();
|
g_assert_not_reached();
|
||||||
}
|
}
|
||||||
|
|
|
@ -1008,6 +1008,11 @@ static void tcg_out_exts_i32_i64(TCGContext *s, TCGReg rd, TCGReg rn)
|
||||||
g_assert_not_reached();
|
g_assert_not_reached();
|
||||||
}
|
}
|
||||||
|
|
||||||
|
static void tcg_out_extu_i32_i64(TCGContext *s, TCGReg rd, TCGReg rn)
|
||||||
|
{
|
||||||
|
g_assert_not_reached();
|
||||||
|
}
|
||||||
|
|
||||||
static void tcg_out_bswap16(TCGContext *s, ARMCond cond,
|
static void tcg_out_bswap16(TCGContext *s, ARMCond cond,
|
||||||
TCGReg rd, TCGReg rn, int flags)
|
TCGReg rd, TCGReg rn, int flags)
|
||||||
{
|
{
|
||||||
|
|
|
@ -1304,6 +1304,11 @@ static void tcg_out_exts_i32_i64(TCGContext *s, TCGReg dest, TCGReg src)
|
||||||
tcg_out_ext32s(s, dest, src);
|
tcg_out_ext32s(s, dest, src);
|
||||||
}
|
}
|
||||||
|
|
||||||
|
static void tcg_out_extu_i32_i64(TCGContext *s, TCGReg dest, TCGReg src)
|
||||||
|
{
|
||||||
|
tcg_out_ext32u(s, dest, src);
|
||||||
|
}
|
||||||
|
|
||||||
static inline void tcg_out_bswap64(TCGContext *s, int reg)
|
static inline void tcg_out_bswap64(TCGContext *s, int reg)
|
||||||
{
|
{
|
||||||
tcg_out_opc(s, OPC_BSWAP + P_REXW + LOWREGMASK(reg), 0, reg, 0);
|
tcg_out_opc(s, OPC_BSWAP + P_REXW + LOWREGMASK(reg), 0, reg, 0);
|
||||||
|
@ -2758,7 +2763,6 @@ static inline void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
case INDEX_op_bswap64_i64:
|
case INDEX_op_bswap64_i64:
|
||||||
tcg_out_bswap64(s, a0);
|
tcg_out_bswap64(s, a0);
|
||||||
break;
|
break;
|
||||||
case INDEX_op_extu_i32_i64:
|
|
||||||
case INDEX_op_extrl_i64_i32:
|
case INDEX_op_extrl_i64_i32:
|
||||||
tcg_out_ext32u(s, a0, a1);
|
tcg_out_ext32u(s, a0, a1);
|
||||||
break;
|
break;
|
||||||
|
@ -2841,6 +2845,7 @@ static inline void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
case INDEX_op_ext32s_i64:
|
case INDEX_op_ext32s_i64:
|
||||||
case INDEX_op_ext32u_i64:
|
case INDEX_op_ext32u_i64:
|
||||||
case INDEX_op_ext_i32_i64:
|
case INDEX_op_ext_i32_i64:
|
||||||
|
case INDEX_op_extu_i32_i64:
|
||||||
default:
|
default:
|
||||||
g_assert_not_reached();
|
g_assert_not_reached();
|
||||||
}
|
}
|
||||||
|
|
|
@ -461,6 +461,11 @@ static void tcg_out_exts_i32_i64(TCGContext *s, TCGReg ret, TCGReg arg)
|
||||||
tcg_out_ext32s(s, ret, arg);
|
tcg_out_ext32s(s, ret, arg);
|
||||||
}
|
}
|
||||||
|
|
||||||
|
static void tcg_out_extu_i32_i64(TCGContext *s, TCGReg ret, TCGReg arg)
|
||||||
|
{
|
||||||
|
tcg_out_ext32u(s, ret, arg);
|
||||||
|
}
|
||||||
|
|
||||||
static void tcg_out_clzctz(TCGContext *s, LoongArchInsn opc,
|
static void tcg_out_clzctz(TCGContext *s, LoongArchInsn opc,
|
||||||
TCGReg a0, TCGReg a1, TCGReg a2,
|
TCGReg a0, TCGReg a1, TCGReg a2,
|
||||||
bool c2, bool is_32bit)
|
bool c2, bool is_32bit)
|
||||||
|
@ -1251,10 +1256,6 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
tcg_out_brcond(s, a2, a0, a1, arg_label(args[3]));
|
tcg_out_brcond(s, a2, a0, a1, arg_label(args[3]));
|
||||||
break;
|
break;
|
||||||
|
|
||||||
case INDEX_op_extu_i32_i64:
|
|
||||||
tcg_out_ext32u(s, a0, a1);
|
|
||||||
break;
|
|
||||||
|
|
||||||
case INDEX_op_extrl_i64_i32:
|
case INDEX_op_extrl_i64_i32:
|
||||||
tcg_out_ext32s(s, a0, a1);
|
tcg_out_ext32s(s, a0, a1);
|
||||||
break;
|
break;
|
||||||
|
@ -1620,6 +1621,7 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
case INDEX_op_ext32s_i64:
|
case INDEX_op_ext32s_i64:
|
||||||
case INDEX_op_ext32u_i64:
|
case INDEX_op_ext32u_i64:
|
||||||
case INDEX_op_ext_i32_i64:
|
case INDEX_op_ext_i32_i64:
|
||||||
|
case INDEX_op_extu_i32_i64:
|
||||||
default:
|
default:
|
||||||
g_assert_not_reached();
|
g_assert_not_reached();
|
||||||
}
|
}
|
||||||
|
|
|
@ -585,6 +585,11 @@ static void tcg_out_exts_i32_i64(TCGContext *s, TCGReg rd, TCGReg rs)
|
||||||
tcg_out_ext32s(s, rd, rs);
|
tcg_out_ext32s(s, rd, rs);
|
||||||
}
|
}
|
||||||
|
|
||||||
|
static void tcg_out_extu_i32_i64(TCGContext *s, TCGReg rd, TCGReg rs)
|
||||||
|
{
|
||||||
|
tcg_out_ext32u(s, rd, rs);
|
||||||
|
}
|
||||||
|
|
||||||
static void tcg_out_addi_ptr(TCGContext *s, TCGReg rd, TCGReg rs,
|
static void tcg_out_addi_ptr(TCGContext *s, TCGReg rd, TCGReg rs,
|
||||||
tcg_target_long imm)
|
tcg_target_long imm)
|
||||||
{
|
{
|
||||||
|
@ -2302,9 +2307,6 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
case INDEX_op_extrl_i64_i32:
|
case INDEX_op_extrl_i64_i32:
|
||||||
tcg_out_ext32s(s, a0, a1);
|
tcg_out_ext32s(s, a0, a1);
|
||||||
break;
|
break;
|
||||||
case INDEX_op_extu_i32_i64:
|
|
||||||
tcg_out_ext32u(s, a0, a1);
|
|
||||||
break;
|
|
||||||
|
|
||||||
case INDEX_op_sar_i32:
|
case INDEX_op_sar_i32:
|
||||||
i1 = OPC_SRAV, i2 = OPC_SRA;
|
i1 = OPC_SRAV, i2 = OPC_SRA;
|
||||||
|
@ -2452,6 +2454,7 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
case INDEX_op_ext32s_i64:
|
case INDEX_op_ext32s_i64:
|
||||||
case INDEX_op_ext32u_i64:
|
case INDEX_op_ext32u_i64:
|
||||||
case INDEX_op_ext_i32_i64:
|
case INDEX_op_ext_i32_i64:
|
||||||
|
case INDEX_op_extu_i32_i64:
|
||||||
default:
|
default:
|
||||||
g_assert_not_reached();
|
g_assert_not_reached();
|
||||||
}
|
}
|
||||||
|
|
|
@ -812,6 +812,11 @@ static void tcg_out_exts_i32_i64(TCGContext *s, TCGReg dst, TCGReg src)
|
||||||
tcg_out_ext32s(s, dst, src);
|
tcg_out_ext32s(s, dst, src);
|
||||||
}
|
}
|
||||||
|
|
||||||
|
static void tcg_out_extu_i32_i64(TCGContext *s, TCGReg dst, TCGReg src)
|
||||||
|
{
|
||||||
|
tcg_out_ext32u(s, dst, src);
|
||||||
|
}
|
||||||
|
|
||||||
static inline void tcg_out_shli32(TCGContext *s, TCGReg dst, TCGReg src, int c)
|
static inline void tcg_out_shli32(TCGContext *s, TCGReg dst, TCGReg src, int c)
|
||||||
{
|
{
|
||||||
tcg_out_rlw(s, RLWINM, dst, src, c, 0, 31 - c);
|
tcg_out_rlw(s, RLWINM, dst, src, c, 0, 31 - c);
|
||||||
|
@ -2986,10 +2991,6 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
tcg_out_qemu_st(s, args, true);
|
tcg_out_qemu_st(s, args, true);
|
||||||
break;
|
break;
|
||||||
|
|
||||||
case INDEX_op_extu_i32_i64:
|
|
||||||
tcg_out_ext32u(s, args[0], args[1]);
|
|
||||||
break;
|
|
||||||
|
|
||||||
case INDEX_op_setcond_i32:
|
case INDEX_op_setcond_i32:
|
||||||
tcg_out_setcond(s, TCG_TYPE_I32, args[3], args[0], args[1], args[2],
|
tcg_out_setcond(s, TCG_TYPE_I32, args[3], args[0], args[1], args[2],
|
||||||
const_args[2]);
|
const_args[2]);
|
||||||
|
@ -3136,6 +3137,7 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
case INDEX_op_ext32s_i64:
|
case INDEX_op_ext32s_i64:
|
||||||
case INDEX_op_ext32u_i64:
|
case INDEX_op_ext32u_i64:
|
||||||
case INDEX_op_ext_i32_i64:
|
case INDEX_op_ext_i32_i64:
|
||||||
|
case INDEX_op_extu_i32_i64:
|
||||||
default:
|
default:
|
||||||
g_assert_not_reached();
|
g_assert_not_reached();
|
||||||
}
|
}
|
||||||
|
|
|
@ -607,6 +607,11 @@ static void tcg_out_exts_i32_i64(TCGContext *s, TCGReg ret, TCGReg arg)
|
||||||
tcg_out_ext32s(s, ret, arg);
|
tcg_out_ext32s(s, ret, arg);
|
||||||
}
|
}
|
||||||
|
|
||||||
|
static void tcg_out_extu_i32_i64(TCGContext *s, TCGReg ret, TCGReg arg)
|
||||||
|
{
|
||||||
|
tcg_out_ext32u(s, ret, arg);
|
||||||
|
}
|
||||||
|
|
||||||
static void tcg_out_ldst(TCGContext *s, RISCVInsn opc, TCGReg data,
|
static void tcg_out_ldst(TCGContext *s, RISCVInsn opc, TCGReg data,
|
||||||
TCGReg addr, intptr_t offset)
|
TCGReg addr, intptr_t offset)
|
||||||
{
|
{
|
||||||
|
@ -1602,10 +1607,6 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
tcg_out_qemu_st(s, args, true);
|
tcg_out_qemu_st(s, args, true);
|
||||||
break;
|
break;
|
||||||
|
|
||||||
case INDEX_op_extu_i32_i64:
|
|
||||||
tcg_out_ext32u(s, a0, a1);
|
|
||||||
break;
|
|
||||||
|
|
||||||
case INDEX_op_extrl_i64_i32:
|
case INDEX_op_extrl_i64_i32:
|
||||||
tcg_out_ext32s(s, a0, a1);
|
tcg_out_ext32s(s, a0, a1);
|
||||||
break;
|
break;
|
||||||
|
@ -1644,6 +1645,7 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
case INDEX_op_ext32s_i64:
|
case INDEX_op_ext32s_i64:
|
||||||
case INDEX_op_ext32u_i64:
|
case INDEX_op_ext32u_i64:
|
||||||
case INDEX_op_ext_i32_i64:
|
case INDEX_op_ext_i32_i64:
|
||||||
|
case INDEX_op_extu_i32_i64:
|
||||||
default:
|
default:
|
||||||
g_assert_not_reached();
|
g_assert_not_reached();
|
||||||
}
|
}
|
||||||
|
|
|
@ -1127,6 +1127,11 @@ static void tcg_out_exts_i32_i64(TCGContext *s, TCGReg dest, TCGReg src)
|
||||||
tcg_out_ext32s(s, dest, src);
|
tcg_out_ext32s(s, dest, src);
|
||||||
}
|
}
|
||||||
|
|
||||||
|
static void tcg_out_extu_i32_i64(TCGContext *s, TCGReg dest, TCGReg src)
|
||||||
|
{
|
||||||
|
tcg_out_ext32u(s, dest, src);
|
||||||
|
}
|
||||||
|
|
||||||
static void tgen_andi_risbg(TCGContext *s, TCGReg out, TCGReg in, uint64_t val)
|
static void tgen_andi_risbg(TCGContext *s, TCGReg out, TCGReg in, uint64_t val)
|
||||||
{
|
{
|
||||||
int msb, lsb;
|
int msb, lsb;
|
||||||
|
@ -2529,10 +2534,6 @@ static inline void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
}
|
}
|
||||||
break;
|
break;
|
||||||
|
|
||||||
case INDEX_op_extu_i32_i64:
|
|
||||||
tcg_out_ext32u(s, args[0], args[1]);
|
|
||||||
break;
|
|
||||||
|
|
||||||
case INDEX_op_add2_i64:
|
case INDEX_op_add2_i64:
|
||||||
if (const_args[4]) {
|
if (const_args[4]) {
|
||||||
if ((int64_t)args[4] >= 0) {
|
if ((int64_t)args[4] >= 0) {
|
||||||
|
@ -2630,6 +2631,7 @@ static inline void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
case INDEX_op_ext32s_i64:
|
case INDEX_op_ext32s_i64:
|
||||||
case INDEX_op_ext32u_i64:
|
case INDEX_op_ext32u_i64:
|
||||||
case INDEX_op_ext_i32_i64:
|
case INDEX_op_ext_i32_i64:
|
||||||
|
case INDEX_op_extu_i32_i64:
|
||||||
default:
|
default:
|
||||||
g_assert_not_reached();
|
g_assert_not_reached();
|
||||||
}
|
}
|
||||||
|
|
|
@ -532,6 +532,11 @@ static void tcg_out_exts_i32_i64(TCGContext *s, TCGReg rd, TCGReg rs)
|
||||||
tcg_out_ext32s(s, rd, rs);
|
tcg_out_ext32s(s, rd, rs);
|
||||||
}
|
}
|
||||||
|
|
||||||
|
static void tcg_out_extu_i32_i64(TCGContext *s, TCGReg rd, TCGReg rs)
|
||||||
|
{
|
||||||
|
tcg_out_ext32u(s, rd, rs);
|
||||||
|
}
|
||||||
|
|
||||||
static void tcg_out_addi_ptr(TCGContext *s, TCGReg rd, TCGReg rs,
|
static void tcg_out_addi_ptr(TCGContext *s, TCGReg rd, TCGReg rs,
|
||||||
tcg_target_long imm)
|
tcg_target_long imm)
|
||||||
{
|
{
|
||||||
|
@ -1682,9 +1687,6 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
case INDEX_op_divu_i64:
|
case INDEX_op_divu_i64:
|
||||||
c = ARITH_UDIVX;
|
c = ARITH_UDIVX;
|
||||||
goto gen_arith;
|
goto gen_arith;
|
||||||
case INDEX_op_extu_i32_i64:
|
|
||||||
tcg_out_ext32u(s, a0, a1);
|
|
||||||
break;
|
|
||||||
case INDEX_op_extrl_i64_i32:
|
case INDEX_op_extrl_i64_i32:
|
||||||
tcg_out_mov(s, TCG_TYPE_I32, a0, a1);
|
tcg_out_mov(s, TCG_TYPE_I32, a0, a1);
|
||||||
break;
|
break;
|
||||||
|
@ -1741,6 +1743,7 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
case INDEX_op_ext32s_i64:
|
case INDEX_op_ext32s_i64:
|
||||||
case INDEX_op_ext32u_i64:
|
case INDEX_op_ext32u_i64:
|
||||||
case INDEX_op_ext_i32_i64:
|
case INDEX_op_ext_i32_i64:
|
||||||
|
case INDEX_op_extu_i32_i64:
|
||||||
default:
|
default:
|
||||||
g_assert_not_reached();
|
g_assert_not_reached();
|
||||||
}
|
}
|
||||||
|
|
|
@ -112,6 +112,7 @@ static void tcg_out_ext16u(TCGContext *s, TCGReg ret, TCGReg arg);
|
||||||
static void tcg_out_ext32s(TCGContext *s, TCGReg ret, TCGReg arg);
|
static void tcg_out_ext32s(TCGContext *s, TCGReg ret, TCGReg arg);
|
||||||
static void tcg_out_ext32u(TCGContext *s, TCGReg ret, TCGReg arg);
|
static void tcg_out_ext32u(TCGContext *s, TCGReg ret, TCGReg arg);
|
||||||
static void tcg_out_exts_i32_i64(TCGContext *s, TCGReg ret, TCGReg arg);
|
static void tcg_out_exts_i32_i64(TCGContext *s, TCGReg ret, TCGReg arg);
|
||||||
|
static void tcg_out_extu_i32_i64(TCGContext *s, TCGReg ret, TCGReg arg);
|
||||||
static void tcg_out_addi_ptr(TCGContext *s, TCGReg, TCGReg, tcg_target_long);
|
static void tcg_out_addi_ptr(TCGContext *s, TCGReg, TCGReg, tcg_target_long);
|
||||||
static void tcg_out_exit_tb(TCGContext *s, uintptr_t arg);
|
static void tcg_out_exit_tb(TCGContext *s, uintptr_t arg);
|
||||||
static void tcg_out_goto_tb(TCGContext *s, int which);
|
static void tcg_out_goto_tb(TCGContext *s, int which);
|
||||||
|
@ -4533,6 +4534,9 @@ static void tcg_reg_alloc_op(TCGContext *s, const TCGOp *op)
|
||||||
case INDEX_op_ext_i32_i64:
|
case INDEX_op_ext_i32_i64:
|
||||||
tcg_out_exts_i32_i64(s, new_args[0], new_args[1]);
|
tcg_out_exts_i32_i64(s, new_args[0], new_args[1]);
|
||||||
break;
|
break;
|
||||||
|
case INDEX_op_extu_i32_i64:
|
||||||
|
tcg_out_extu_i32_i64(s, new_args[0], new_args[1]);
|
||||||
|
break;
|
||||||
default:
|
default:
|
||||||
if (def->flags & TCG_OPF_VECTOR) {
|
if (def->flags & TCG_OPF_VECTOR) {
|
||||||
tcg_out_vec_op(s, op->opc, TCGOP_VECL(op), TCGOP_VECE(op),
|
tcg_out_vec_op(s, op->opc, TCGOP_VECL(op), TCGOP_VECE(op),
|
||||||
|
|
|
@ -634,6 +634,11 @@ static void tcg_out_exts_i32_i64(TCGContext *s, TCGReg rd, TCGReg rs)
|
||||||
tcg_out_ext32s(s, rd, rs);
|
tcg_out_ext32s(s, rd, rs);
|
||||||
}
|
}
|
||||||
|
|
||||||
|
static void tcg_out_extu_i32_i64(TCGContext *s, TCGReg rd, TCGReg rs)
|
||||||
|
{
|
||||||
|
tcg_out_ext32u(s, rd, rs);
|
||||||
|
}
|
||||||
|
|
||||||
static void tcg_out_addi_ptr(TCGContext *s, TCGReg rd, TCGReg rs,
|
static void tcg_out_addi_ptr(TCGContext *s, TCGReg rd, TCGReg rs,
|
||||||
tcg_target_long imm)
|
tcg_target_long imm)
|
||||||
{
|
{
|
||||||
|
@ -792,7 +797,6 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
|
|
||||||
CASE_32_64(neg) /* Optional (TCG_TARGET_HAS_neg_*). */
|
CASE_32_64(neg) /* Optional (TCG_TARGET_HAS_neg_*). */
|
||||||
CASE_32_64(not) /* Optional (TCG_TARGET_HAS_not_*). */
|
CASE_32_64(not) /* Optional (TCG_TARGET_HAS_not_*). */
|
||||||
CASE_64(extu_i32)
|
|
||||||
CASE_32_64(ctpop) /* Optional (TCG_TARGET_HAS_ctpop_*). */
|
CASE_32_64(ctpop) /* Optional (TCG_TARGET_HAS_ctpop_*). */
|
||||||
case INDEX_op_bswap32_i32: /* Optional (TCG_TARGET_HAS_bswap32_i32). */
|
case INDEX_op_bswap32_i32: /* Optional (TCG_TARGET_HAS_bswap32_i32). */
|
||||||
case INDEX_op_bswap64_i64: /* Optional (TCG_TARGET_HAS_bswap64_i64). */
|
case INDEX_op_bswap64_i64: /* Optional (TCG_TARGET_HAS_bswap64_i64). */
|
||||||
|
@ -876,6 +880,7 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc,
|
||||||
case INDEX_op_ext32s_i64:
|
case INDEX_op_ext32s_i64:
|
||||||
case INDEX_op_ext32u_i64:
|
case INDEX_op_ext32u_i64:
|
||||||
case INDEX_op_ext_i32_i64:
|
case INDEX_op_ext_i32_i64:
|
||||||
|
case INDEX_op_extu_i32_i64:
|
||||||
default:
|
default:
|
||||||
g_assert_not_reached();
|
g_assert_not_reached();
|
||||||
}
|
}
|
||||||
|
|
Loading…
Reference in New Issue