target/riscv: enable 'vstart_eq_zero' in the end of insns
The vstart_eq_zero flag is updated at the beginning of the translation phase from the env->vstart variable. During the execution phase all functions will set env->vstart = 0 after a successful execution, but the vstart_eq_zero flag remains the same as at the start of the block. This will wrongly cause SIGILLs in translations that requires env->vstart = 0 and might be reading vstart_eq_zero = false. This patch adds a new finalize_rvv_inst() helper that is called at the end of each vector instruction that will both update vstart_eq_zero and do a mark_vs_dirty(). Resolves: https://gitlab.com/qemu-project/qemu/-/issues/1976 Signed-off-by: Ivan Klokov <ivan.klokov@syntacore.com> Signed-off-by: Daniel Henrique Barboza <dbarboza@ventanamicro.com> Reviewed-by: Richard Henderson <richard.henderson@linaro.org> Reviewed-by: Alistair Francis <alistair.francis@wdc.com> Message-ID: <20240314175704.478276-10-dbarboza@ventanamicro.com> Signed-off-by: Alistair Francis <alistair.francis@wdc.com>
This commit is contained in:
Ivan Klokov
Alistair Francis
parent
d57dfe4b37
commit
bac802ada8
@ -83,7 +83,7 @@ static bool trans_vfncvtbf16_f_f_w(DisasContext *ctx, arg_vfncvtbf16_f_f_w *a)
|
||||
ctx->cfg_ptr->vlenb,
|
||||
ctx->cfg_ptr->vlenb, data,
|
||||
gen_helper_vfncvtbf16_f_f_w);
|
||||
mark_vs_dirty(ctx);
|
||||
finalize_rvv_inst(ctx);
|
||||
return true;
|
||||
}
|
||||
return false;
|
||||
@ -108,7 +108,7 @@ static bool trans_vfwcvtbf16_f_f_v(DisasContext *ctx, arg_vfwcvtbf16_f_f_v *a)
|
||||
ctx->cfg_ptr->vlenb,
|
||||
ctx->cfg_ptr->vlenb, data,
|
||||
gen_helper_vfwcvtbf16_f_f_v);
|
||||
mark_vs_dirty(ctx);
|
||||
finalize_rvv_inst(ctx);
|
||||
return true;
|
||||
}
|
||||
return false;
|
||||
@ -135,7 +135,7 @@ static bool trans_vfwmaccbf16_vv(DisasContext *ctx, arg_vfwmaccbf16_vv *a)
|
||||
ctx->cfg_ptr->vlenb,
|
||||
ctx->cfg_ptr->vlenb, data,
|
||||
gen_helper_vfwmaccbf16_vv);
|
||||
mark_vs_dirty(ctx);
|
||||
finalize_rvv_inst(ctx);
|
||||
return true;
|
||||
}
|
||||
return false;
|
||||
|
||||
@ -167,7 +167,7 @@ static bool do_vsetvl(DisasContext *s, int rd, int rs1, TCGv s2)
|
||||
|
||||
gen_helper_vsetvl(dst, tcg_env, s1, s2);
|
||||
gen_set_gpr(s, rd, dst);
|
||||
mark_vs_dirty(s);
|
||||
finalize_rvv_inst(s);
|
||||
|
||||
gen_update_pc(s, s->cur_insn_len);
|
||||
lookup_and_goto_ptr(s);
|
||||
@ -187,7 +187,7 @@ static bool do_vsetivli(DisasContext *s, int rd, TCGv s1, TCGv s2)
|
||||
|
||||
gen_helper_vsetvl(dst, tcg_env, s1, s2);
|
||||
gen_set_gpr(s, rd, dst);
|
||||
mark_vs_dirty(s);
|
||||
finalize_rvv_inst(s);
|
||||
gen_update_pc(s, s->cur_insn_len);
|
||||
lookup_and_goto_ptr(s);
|
||||
s->base.is_jmp = DISAS_NORETURN;
|
||||
@ -657,6 +657,7 @@ static bool ldst_us_trans(uint32_t vd, uint32_t rs1, uint32_t data,
|
||||
tcg_gen_mb(TCG_MO_ALL | TCG_BAR_LDAQ);
|
||||
}
|
||||
|
||||
finalize_rvv_inst(s);
|
||||
return true;
|
||||
}
|
||||
|
||||
@ -812,6 +813,7 @@ static bool ldst_stride_trans(uint32_t vd, uint32_t rs1, uint32_t rs2,
|
||||
|
||||
fn(dest, mask, base, stride, tcg_env, desc);
|
||||
|
||||
finalize_rvv_inst(s);
|
||||
return true;
|
||||
}
|
||||
|
||||
@ -913,6 +915,7 @@ static bool ldst_index_trans(uint32_t vd, uint32_t rs1, uint32_t vs2,
|
||||
|
||||
fn(dest, mask, base, index, tcg_env, desc);
|
||||
|
||||
finalize_rvv_inst(s);
|
||||
return true;
|
||||
}
|
||||
|
||||
@ -1043,7 +1046,7 @@ static bool ldff_trans(uint32_t vd, uint32_t rs1, uint32_t data,
|
||||
|
||||
fn(dest, mask, base, tcg_env, desc);
|
||||
|
||||
mark_vs_dirty(s);
|
||||
finalize_rvv_inst(s);
|
||||
return true;
|
||||
}
|
||||
|
||||
@ -1100,6 +1103,7 @@ static bool ldst_whole_trans(uint32_t vd, uint32_t rs1, uint32_t nf,
|
||||
|
||||
fn(dest, base, tcg_env, desc);
|
||||
|
||||
finalize_rvv_inst(s);
|
||||
return true;
|
||||
}
|
||||
|
||||
@ -1189,7 +1193,7 @@ do_opivv_gvec(DisasContext *s, arg_rmrr *a, GVecGen3Fn *gvec_fn,
|
||||
tcg_env, s->cfg_ptr->vlenb,
|
||||
s->cfg_ptr->vlenb, data, fn);
|
||||
}
|
||||
mark_vs_dirty(s);
|
||||
finalize_rvv_inst(s);
|
||||
return true;
|
||||
}
|
||||
|
||||
@ -1240,7 +1244,7 @@ static bool opivx_trans(uint32_t vd, uint32_t rs1, uint32_t vs2, uint32_t vm,
|
||||
|
||||
fn(dest, mask, src1, src2, tcg_env, desc);
|
||||
|
||||
mark_vs_dirty(s);
|
||||
finalize_rvv_inst(s);
|
||||
return true;
|
||||
}
|
||||
|
||||
@ -1265,7 +1269,7 @@ do_opivx_gvec(DisasContext *s, arg_rmrr *a, GVecGen2sFn *gvec_fn,
|
||||
gvec_fn(s->sew, vreg_ofs(s, a->rd), vreg_ofs(s, a->rs2),
|
||||
src1, MAXSZ(s), MAXSZ(s));
|
||||
|
||||
mark_vs_dirty(s);
|
||||
finalize_rvv_inst(s);
|
||||
return true;
|
||||
}
|
||||
return opivx_trans(a->rd, a->rs1, a->rs2, a->vm, fn, s);
|
||||
@ -1398,7 +1402,7 @@ static bool opivi_trans(uint32_t vd, uint32_t imm, uint32_t vs2, uint32_t vm,
|
||||
|
||||
fn(dest, mask, src1, src2, tcg_env, desc);
|
||||
|
||||
mark_vs_dirty(s);
|
||||
finalize_rvv_inst(s);
|
||||
return true;
|
||||
}
|
||||
|
||||
@ -1412,7 +1416,7 @@ do_opivi_gvec(DisasContext *s, arg_rmrr *a, GVecGen2iFn *gvec_fn,
|
||||
if (a->vm && s->vl_eq_vlmax && !(s->vta && s->lmul < 0)) {
|
||||
gvec_fn(s->sew, vreg_ofs(s, a->rd), vreg_ofs(s, a->rs2),
|
||||
extract_imm(s, a->rs1, imm_mode), MAXSZ(s), MAXSZ(s));
|
||||
mark_vs_dirty(s);
|
||||
finalize_rvv_inst(s);
|
||||
return true;
|
||||
}
|
||||
return opivi_trans(a->rd, a->rs1, a->rs2, a->vm, fn, s, imm_mode);
|
||||
@ -1471,7 +1475,7 @@ static bool do_opivv_widen(DisasContext *s, arg_rmrr *a,
|
||||
tcg_env, s->cfg_ptr->vlenb,
|
||||
s->cfg_ptr->vlenb,
|
||||
data, fn);
|
||||
mark_vs_dirty(s);
|
||||
finalize_rvv_inst(s);
|
||||
return true;
|
||||
}
|
||||
return false;
|
||||
@ -1543,7 +1547,7 @@ static bool do_opiwv_widen(DisasContext *s, arg_rmrr *a,
|
||||
vreg_ofs(s, a->rs2),
|
||||
tcg_env, s->cfg_ptr->vlenb,
|
||||
s->cfg_ptr->vlenb, data, fn);
|
||||
mark_vs_dirty(s);
|
||||
finalize_rvv_inst(s);
|
||||
return true;
|
||||
}
|
||||
return false;
|
||||
@ -1611,7 +1615,7 @@ static bool opivv_trans(uint32_t vd, uint32_t vs1, uint32_t vs2, uint32_t vm,
|
||||
tcg_gen_gvec_4_ptr(vreg_ofs(s, vd), vreg_ofs(s, 0), vreg_ofs(s, vs1),
|
||||
vreg_ofs(s, vs2), tcg_env, s->cfg_ptr->vlenb,
|
||||
s->cfg_ptr->vlenb, data, fn);
|
||||
mark_vs_dirty(s);
|
||||
finalize_rvv_inst(s);
|
||||
return true;
|
||||
}
|
||||
|
||||
@ -1744,7 +1748,7 @@ do_opivx_gvec_shift(DisasContext *s, arg_rmrr *a, GVecGen2sFn32 *gvec_fn,
|
||||
gvec_fn(s->sew, vreg_ofs(s, a->rd), vreg_ofs(s, a->rs2),
|
||||
src1, MAXSZ(s), MAXSZ(s));
|
||||
|
||||
mark_vs_dirty(s);
|
||||
finalize_rvv_inst(s);
|
||||
return true;
|
||||
}
|
||||
return opivx_trans(a->rd, a->rs1, a->rs2, a->vm, fn, s);
|
||||
@ -1801,7 +1805,7 @@ static bool trans_##NAME(DisasContext *s, arg_rmrr *a) \
|
||||
s->cfg_ptr->vlenb, \
|
||||
s->cfg_ptr->vlenb, data, \
|
||||
fns[s->sew]); \
|
||||
mark_vs_dirty(s); \
|
||||
finalize_rvv_inst(s); \
|
||||
return true; \
|
||||
} \
|
||||
return false; \
|
||||
@ -2004,7 +2008,7 @@ static bool trans_vmv_v_v(DisasContext *s, arg_vmv_v_v *a)
|
||||
s->cfg_ptr->vlenb, data,
|
||||
fns[s->sew]);
|
||||
}
|
||||
mark_vs_dirty(s);
|
||||
finalize_rvv_inst(s);
|
||||
return true;
|
||||
}
|
||||
return false;
|
||||
@ -2049,7 +2053,7 @@ static bool trans_vmv_v_x(DisasContext *s, arg_vmv_v_x *a)
|
||||
fns[s->sew](dest, s1_i64, tcg_env, desc);
|
||||
}
|
||||
|
||||
mark_vs_dirty(s);
|
||||
finalize_rvv_inst(s);
|
||||
return true;
|
||||
}
|
||||
return false;
|
||||
@ -2083,7 +2087,7 @@ static bool trans_vmv_v_i(DisasContext *s, arg_vmv_v_i *a)
|
||||
tcg_gen_addi_ptr(dest, tcg_env, vreg_ofs(s, a->rd));
|
||||
fns[s->sew](dest, s1, tcg_env, desc);
|
||||
}
|
||||
mark_vs_dirty(s);
|
||||
finalize_rvv_inst(s);
|
||||
return true;
|
||||
}
|
||||
return false;
|
||||
@ -2231,7 +2235,7 @@ static bool trans_##NAME(DisasContext *s, arg_rmrr *a) \
|
||||
s->cfg_ptr->vlenb, \
|
||||
s->cfg_ptr->vlenb, data, \
|
||||
fns[s->sew - 1]); \
|
||||
mark_vs_dirty(s); \
|
||||
finalize_rvv_inst(s); \
|
||||
return true; \
|
||||
} \
|
||||
return false; \
|
||||
@ -2265,7 +2269,7 @@ static bool opfvf_trans(uint32_t vd, uint32_t rs1, uint32_t vs2,
|
||||
|
||||
fn(dest, mask, t1, src2, tcg_env, desc);
|
||||
|
||||
mark_vs_dirty(s);
|
||||
finalize_rvv_inst(s);
|
||||
return true;
|
||||
}
|
||||
|
||||
@ -2340,7 +2344,7 @@ static bool trans_##NAME(DisasContext *s, arg_rmrr *a) \
|
||||
s->cfg_ptr->vlenb, \
|
||||
s->cfg_ptr->vlenb, data, \
|
||||
fns[s->sew - 1]); \
|
||||
mark_vs_dirty(s); \
|
||||
finalize_rvv_inst(s); \
|
||||
return true; \
|
||||
} \
|
||||
return false; \
|
||||
@ -2411,7 +2415,7 @@ static bool trans_##NAME(DisasContext *s, arg_rmrr *a) \
|
||||
s->cfg_ptr->vlenb, \
|
||||
s->cfg_ptr->vlenb, data, \
|
||||
fns[s->sew - 1]); \
|
||||
mark_vs_dirty(s); \
|
||||
finalize_rvv_inst(s); \
|
||||
return true; \
|
||||
} \
|
||||
return false; \
|
||||
@ -2523,7 +2527,7 @@ static bool do_opfv(DisasContext *s, arg_rmr *a,
|
||||
vreg_ofs(s, a->rs2), tcg_env,
|
||||
s->cfg_ptr->vlenb,
|
||||
s->cfg_ptr->vlenb, data, fn);
|
||||
mark_vs_dirty(s);
|
||||
finalize_rvv_inst(s);
|
||||
return true;
|
||||
}
|
||||
return false;
|
||||
@ -2633,7 +2637,7 @@ static bool trans_vfmv_v_f(DisasContext *s, arg_vfmv_v_f *a)
|
||||
|
||||
fns[s->sew - 1](dest, t1, tcg_env, desc);
|
||||
}
|
||||
mark_vs_dirty(s);
|
||||
finalize_rvv_inst(s);
|
||||
return true;
|
||||
}
|
||||
return false;
|
||||
@ -2705,7 +2709,7 @@ static bool trans_##NAME(DisasContext *s, arg_rmr *a) \
|
||||
s->cfg_ptr->vlenb, \
|
||||
s->cfg_ptr->vlenb, data, \
|
||||
fns[s->sew - 1]); \
|
||||
mark_vs_dirty(s); \
|
||||
finalize_rvv_inst(s); \
|
||||
return true; \
|
||||
} \
|
||||
return false; \
|
||||
@ -2753,7 +2757,7 @@ static bool trans_##NAME(DisasContext *s, arg_rmr *a) \
|
||||
s->cfg_ptr->vlenb, \
|
||||
s->cfg_ptr->vlenb, data, \
|
||||
fns[s->sew]); \
|
||||
mark_vs_dirty(s); \
|
||||
finalize_rvv_inst(s); \
|
||||
return true; \
|
||||
} \
|
||||
return false; \
|
||||
@ -2817,7 +2821,7 @@ static bool trans_##NAME(DisasContext *s, arg_rmr *a) \
|
||||
s->cfg_ptr->vlenb, \
|
||||
s->cfg_ptr->vlenb, data, \
|
||||
fns[s->sew - 1]); \
|
||||
mark_vs_dirty(s); \
|
||||
finalize_rvv_inst(s); \
|
||||
return true; \
|
||||
} \
|
||||
return false; \
|
||||
@ -2863,7 +2867,7 @@ static bool trans_##NAME(DisasContext *s, arg_rmr *a) \
|
||||
s->cfg_ptr->vlenb, \
|
||||
s->cfg_ptr->vlenb, data, \
|
||||
fns[s->sew]); \
|
||||
mark_vs_dirty(s); \
|
||||
finalize_rvv_inst(s); \
|
||||
return true; \
|
||||
} \
|
||||
return false; \
|
||||
@ -2949,7 +2953,7 @@ static bool trans_##NAME(DisasContext *s, arg_r *a) \
|
||||
vreg_ofs(s, a->rs2), tcg_env, \
|
||||
s->cfg_ptr->vlenb, \
|
||||
s->cfg_ptr->vlenb, data, fn); \
|
||||
mark_vs_dirty(s); \
|
||||
finalize_rvv_inst(s); \
|
||||
return true; \
|
||||
} \
|
||||
return false; \
|
||||
@ -3048,7 +3052,7 @@ static bool trans_##NAME(DisasContext *s, arg_rmr *a) \
|
||||
tcg_env, s->cfg_ptr->vlenb, \
|
||||
s->cfg_ptr->vlenb, \
|
||||
data, fn); \
|
||||
mark_vs_dirty(s); \
|
||||
finalize_rvv_inst(s); \
|
||||
return true; \
|
||||
} \
|
||||
return false; \
|
||||
@ -3087,7 +3091,7 @@ static bool trans_viota_m(DisasContext *s, arg_viota_m *a)
|
||||
vreg_ofs(s, a->rs2), tcg_env,
|
||||
s->cfg_ptr->vlenb,
|
||||
s->cfg_ptr->vlenb, data, fns[s->sew]);
|
||||
mark_vs_dirty(s);
|
||||
finalize_rvv_inst(s);
|
||||
return true;
|
||||
}
|
||||
return false;
|
||||
@ -3114,7 +3118,7 @@ static bool trans_vid_v(DisasContext *s, arg_vid_v *a)
|
||||
tcg_env, s->cfg_ptr->vlenb,
|
||||
s->cfg_ptr->vlenb,
|
||||
data, fns[s->sew]);
|
||||
mark_vs_dirty(s);
|
||||
finalize_rvv_inst(s);
|
||||
return true;
|
||||
}
|
||||
return false;
|
||||
@ -3271,7 +3275,7 @@ static bool trans_vmv_x_s(DisasContext *s, arg_vmv_x_s *a)
|
||||
tcg_gen_trunc_i64_tl(dest, t1);
|
||||
gen_set_gpr(s, a->rd, dest);
|
||||
tcg_gen_movi_tl(cpu_vstart, 0);
|
||||
mark_vs_dirty(s);
|
||||
finalize_rvv_inst(s);
|
||||
return true;
|
||||
}
|
||||
return false;
|
||||
@ -3300,7 +3304,7 @@ static bool trans_vmv_s_x(DisasContext *s, arg_vmv_s_x *a)
|
||||
vec_element_storei(s, a->rd, 0, t1);
|
||||
gen_set_label(over);
|
||||
tcg_gen_movi_tl(cpu_vstart, 0);
|
||||
mark_vs_dirty(s);
|
||||
finalize_rvv_inst(s);
|
||||
return true;
|
||||
}
|
||||
return false;
|
||||
@ -3328,7 +3332,7 @@ static bool trans_vfmv_f_s(DisasContext *s, arg_vfmv_f_s *a)
|
||||
|
||||
mark_fs_dirty(s);
|
||||
tcg_gen_movi_tl(cpu_vstart, 0);
|
||||
mark_vs_dirty(s);
|
||||
finalize_rvv_inst(s);
|
||||
return true;
|
||||
}
|
||||
return false;
|
||||
@ -3354,9 +3358,10 @@ static bool trans_vfmv_s_f(DisasContext *s, arg_vfmv_s_f *a)
|
||||
do_nanbox(s, t1, cpu_fpr[a->rs1]);
|
||||
|
||||
vec_element_storei(s, a->rd, 0, t1);
|
||||
|
||||
gen_set_label(over);
|
||||
tcg_gen_movi_tl(cpu_vstart, 0);
|
||||
mark_vs_dirty(s);
|
||||
finalize_rvv_inst(s);
|
||||
return true;
|
||||
}
|
||||
return false;
|
||||
@ -3462,7 +3467,7 @@ static bool trans_vrgather_vx(DisasContext *s, arg_rmrr *a)
|
||||
|
||||
tcg_gen_gvec_dup_i64(s->sew, vreg_ofs(s, a->rd),
|
||||
MAXSZ(s), MAXSZ(s), dest);
|
||||
mark_vs_dirty(s);
|
||||
finalize_rvv_inst(s);
|
||||
} else {
|
||||
static gen_helper_opivx * const fns[4] = {
|
||||
gen_helper_vrgather_vx_b, gen_helper_vrgather_vx_h,
|
||||
@ -3490,7 +3495,7 @@ static bool trans_vrgather_vi(DisasContext *s, arg_rmrr *a)
|
||||
endian_ofs(s, a->rs2, a->rs1),
|
||||
MAXSZ(s), MAXSZ(s));
|
||||
}
|
||||
mark_vs_dirty(s);
|
||||
finalize_rvv_inst(s);
|
||||
} else {
|
||||
static gen_helper_opivx * const fns[4] = {
|
||||
gen_helper_vrgather_vx_b, gen_helper_vrgather_vx_h,
|
||||
@ -3535,7 +3540,7 @@ static bool trans_vcompress_vm(DisasContext *s, arg_r *a)
|
||||
tcg_env, s->cfg_ptr->vlenb,
|
||||
s->cfg_ptr->vlenb, data,
|
||||
fns[s->sew]);
|
||||
mark_vs_dirty(s);
|
||||
finalize_rvv_inst(s);
|
||||
return true;
|
||||
}
|
||||
return false;
|
||||
@ -3560,7 +3565,7 @@ static bool trans_##NAME(DisasContext *s, arg_##NAME * a) \
|
||||
tcg_gen_gvec_2_ptr(vreg_ofs(s, a->rd), vreg_ofs(s, a->rs2), \
|
||||
tcg_env, maxsz, maxsz, 0, gen_helper_vmvr_v); \
|
||||
} \
|
||||
mark_vs_dirty(s); \
|
||||
finalize_rvv_inst(s); \
|
||||
return true; \
|
||||
} \
|
||||
return false; \
|
||||
@ -3631,7 +3636,7 @@ static bool int_ext_op(DisasContext *s, arg_rmr *a, uint8_t seq)
|
||||
s->cfg_ptr->vlenb,
|
||||
s->cfg_ptr->vlenb, data, fn);
|
||||
|
||||
mark_vs_dirty(s);
|
||||
finalize_rvv_inst(s);
|
||||
return true;
|
||||
}
|
||||
|
||||
|
||||
@ -174,7 +174,7 @@ GEN_OPIVX_GVEC_TRANS_CHECK(vandn_vx, andcs, zvkb_vx_check)
|
||||
vreg_ofs(s, a->rs2), tcg_env, \
|
||||
s->cfg_ptr->vlenb, s->cfg_ptr->vlenb, \
|
||||
data, fns[s->sew]); \
|
||||
mark_vs_dirty(s); \
|
||||
finalize_rvv_inst(s); \
|
||||
return true; \
|
||||
} \
|
||||
return false; \
|
||||
@ -266,7 +266,7 @@ GEN_OPIVI_WIDEN_TRANS(vwsll_vi, IMM_ZX, vwsll_vx, vwsll_vx_check)
|
||||
tcg_gen_addi_ptr(rd_v, tcg_env, vreg_ofs(s, a->rd)); \
|
||||
tcg_gen_addi_ptr(rs2_v, tcg_env, vreg_ofs(s, a->rs2)); \
|
||||
gen_helper_##NAME(rd_v, rs2_v, tcg_env, desc); \
|
||||
mark_vs_dirty(s); \
|
||||
finalize_rvv_inst(s); \
|
||||
return true; \
|
||||
} \
|
||||
return false; \
|
||||
@ -341,7 +341,7 @@ GEN_V_UNMASKED_TRANS(vaesem_vs, vaes_check_vs, ZVKNED_EGS)
|
||||
tcg_gen_addi_ptr(rd_v, tcg_env, vreg_ofs(s, a->rd)); \
|
||||
tcg_gen_addi_ptr(rs2_v, tcg_env, vreg_ofs(s, a->rs2)); \
|
||||
gen_helper_##NAME(rd_v, rs2_v, uimm_v, tcg_env, desc); \
|
||||
mark_vs_dirty(s); \
|
||||
finalize_rvv_inst(s); \
|
||||
return true; \
|
||||
} \
|
||||
return false; \
|
||||
@ -405,7 +405,7 @@ GEN_VI_UNMASKED_TRANS(vaeskf2_vi, vaeskf2_check, ZVKNED_EGS)
|
||||
s->cfg_ptr->vlenb, s->cfg_ptr->vlenb, \
|
||||
data, gen_helper_##NAME); \
|
||||
\
|
||||
mark_vs_dirty(s); \
|
||||
finalize_rvv_inst(s); \
|
||||
return true; \
|
||||
} \
|
||||
return false; \
|
||||
@ -457,7 +457,7 @@ static bool trans_vsha2cl_vv(DisasContext *s, arg_rmrr *a)
|
||||
s->sew == MO_32 ?
|
||||
gen_helper_vsha2cl32_vv : gen_helper_vsha2cl64_vv);
|
||||
|
||||
mark_vs_dirty(s);
|
||||
finalize_rvv_inst(s);
|
||||
return true;
|
||||
}
|
||||
return false;
|
||||
@ -488,7 +488,7 @@ static bool trans_vsha2ch_vv(DisasContext *s, arg_rmrr *a)
|
||||
s->sew == MO_32 ?
|
||||
gen_helper_vsha2ch32_vv : gen_helper_vsha2ch64_vv);
|
||||
|
||||
mark_vs_dirty(s);
|
||||
finalize_rvv_inst(s);
|
||||
return true;
|
||||
}
|
||||
return false;
|
||||
|
||||
@ -676,6 +676,12 @@ static void mark_vs_dirty(DisasContext *ctx)
|
||||
static inline void mark_vs_dirty(DisasContext *ctx) { }
|
||||
#endif
|
||||
|
||||
static void finalize_rvv_inst(DisasContext *ctx)
|
||||
{
|
||||
mark_vs_dirty(ctx);
|
||||
ctx->vstart_eq_zero = true;
|
||||
}
|
||||
|
||||
static void gen_set_rm(DisasContext *ctx, int rm)
|
||||
{
|
||||
if (ctx->frm == rm) {
|
||||
|
||||
Loading…
Reference in New Issue
Block a user