tcg/i386: Implement bitsel for avx512
The general ternary logic operation can implement BITSEL. Funnel the 4-operand operation into three variants of the 3-operand instruction, depending on input operand overlap. Tested-by: Alex Bennée <alex.bennee@linaro.org> Reviewed-by: Alex Bennée <alex.bennee@linaro.org> Signed-off-by: Richard Henderson <richard.henderson@linaro.org>
This commit is contained in:
parent
3143767b74
commit
cf32076947
|
@ -2898,7 +2898,7 @@ static void tcg_out_vec_op(TCGContext *s, TCGOpcode opc,
|
||||||
|
|
||||||
TCGType type = vecl + TCG_TYPE_V64;
|
TCGType type = vecl + TCG_TYPE_V64;
|
||||||
int insn, sub;
|
int insn, sub;
|
||||||
TCGArg a0, a1, a2;
|
TCGArg a0, a1, a2, a3;
|
||||||
|
|
||||||
a0 = args[0];
|
a0 = args[0];
|
||||||
a1 = args[1];
|
a1 = args[1];
|
||||||
|
@ -3122,6 +3122,22 @@ static void tcg_out_vec_op(TCGContext *s, TCGOpcode opc,
|
||||||
sub = 0xdd; /* orB!C */
|
sub = 0xdd; /* orB!C */
|
||||||
goto gen_simd_imm8;
|
goto gen_simd_imm8;
|
||||||
|
|
||||||
|
case INDEX_op_bitsel_vec:
|
||||||
|
insn = OPC_VPTERNLOGQ;
|
||||||
|
a3 = args[3];
|
||||||
|
if (a0 == a1) {
|
||||||
|
a1 = a2;
|
||||||
|
a2 = a3;
|
||||||
|
sub = 0xca; /* A?B:C */
|
||||||
|
} else if (a0 == a2) {
|
||||||
|
a2 = a3;
|
||||||
|
sub = 0xe2; /* B?A:C */
|
||||||
|
} else {
|
||||||
|
tcg_out_mov(s, type, a0, a3);
|
||||||
|
sub = 0xb8; /* B?C:A */
|
||||||
|
}
|
||||||
|
goto gen_simd_imm8;
|
||||||
|
|
||||||
gen_simd_imm8:
|
gen_simd_imm8:
|
||||||
tcg_debug_assert(insn != OPC_UD2);
|
tcg_debug_assert(insn != OPC_UD2);
|
||||||
if (type == TCG_TYPE_V256) {
|
if (type == TCG_TYPE_V256) {
|
||||||
|
@ -3390,6 +3406,7 @@ static TCGConstraintSetIndex tcg_target_op_def(TCGOpcode op)
|
||||||
case INDEX_op_x86_vpshrdv_vec:
|
case INDEX_op_x86_vpshrdv_vec:
|
||||||
return C_O1_I3(x, 0, x, x);
|
return C_O1_I3(x, 0, x, x);
|
||||||
|
|
||||||
|
case INDEX_op_bitsel_vec:
|
||||||
case INDEX_op_x86_vpblendvb_vec:
|
case INDEX_op_x86_vpblendvb_vec:
|
||||||
return C_O1_I3(x, x, x, x);
|
return C_O1_I3(x, x, x, x);
|
||||||
|
|
||||||
|
@ -3412,6 +3429,7 @@ int tcg_can_emit_vec_op(TCGOpcode opc, TCGType type, unsigned vece)
|
||||||
case INDEX_op_nor_vec:
|
case INDEX_op_nor_vec:
|
||||||
case INDEX_op_eqv_vec:
|
case INDEX_op_eqv_vec:
|
||||||
case INDEX_op_not_vec:
|
case INDEX_op_not_vec:
|
||||||
|
case INDEX_op_bitsel_vec:
|
||||||
return 1;
|
return 1;
|
||||||
case INDEX_op_cmp_vec:
|
case INDEX_op_cmp_vec:
|
||||||
case INDEX_op_cmpsel_vec:
|
case INDEX_op_cmpsel_vec:
|
||||||
|
|
|
@ -204,7 +204,7 @@ extern bool have_movbe;
|
||||||
#define TCG_TARGET_HAS_mul_vec 1
|
#define TCG_TARGET_HAS_mul_vec 1
|
||||||
#define TCG_TARGET_HAS_sat_vec 1
|
#define TCG_TARGET_HAS_sat_vec 1
|
||||||
#define TCG_TARGET_HAS_minmax_vec 1
|
#define TCG_TARGET_HAS_minmax_vec 1
|
||||||
#define TCG_TARGET_HAS_bitsel_vec 0
|
#define TCG_TARGET_HAS_bitsel_vec have_avx512vl
|
||||||
#define TCG_TARGET_HAS_cmpsel_vec -1
|
#define TCG_TARGET_HAS_cmpsel_vec -1
|
||||||
|
|
||||||
#define TCG_TARGET_deposit_i32_valid(ofs, len) \
|
#define TCG_TARGET_deposit_i32_valid(ofs, len) \
|
||||||
|
|
Loading…
Reference in New Issue