target/loongarch: Implement vsrlr vsrar
This patch includes:
- VSRLR[I].{B/H/W/D};
- VSRAR[I].{B/H/W/D}.
Reviewed-by: Richard Henderson <richard.henderson@linaro.org>
Signed-off-by: Song Gao <gaosong@loongson.cn>
Message-Id: <20230504122810.4094787-25-gaosong@loongson.cn>
This commit is contained in:
Song Gao
parent
9b21a7a510
commit
ecb9371675
|
|
@ -1148,3 +1148,21 @@ INSN_LSX(vsllwil_hu_bu, vv_i)
|
|||
INSN_LSX(vsllwil_wu_hu, vv_i)
|
||||
INSN_LSX(vsllwil_du_wu, vv_i)
|
||||
INSN_LSX(vextl_qu_du, vv)
|
||||
|
||||
INSN_LSX(vsrlr_b, vvv)
|
||||
INSN_LSX(vsrlr_h, vvv)
|
||||
INSN_LSX(vsrlr_w, vvv)
|
||||
INSN_LSX(vsrlr_d, vvv)
|
||||
INSN_LSX(vsrlri_b, vv_i)
|
||||
INSN_LSX(vsrlri_h, vv_i)
|
||||
INSN_LSX(vsrlri_w, vv_i)
|
||||
INSN_LSX(vsrlri_d, vv_i)
|
||||
|
||||
INSN_LSX(vsrar_b, vvv)
|
||||
INSN_LSX(vsrar_h, vvv)
|
||||
INSN_LSX(vsrar_w, vvv)
|
||||
INSN_LSX(vsrar_d, vvv)
|
||||
INSN_LSX(vsrari_b, vv_i)
|
||||
INSN_LSX(vsrari_h, vv_i)
|
||||
INSN_LSX(vsrari_w, vv_i)
|
||||
INSN_LSX(vsrari_d, vv_i)
|
||||
|
|
|
|||
|
|
@ -361,3 +361,21 @@ DEF_HELPER_4(vsllwil_hu_bu, void, env, i32, i32, i32)
|
|||
DEF_HELPER_4(vsllwil_wu_hu, void, env, i32, i32, i32)
|
||||
DEF_HELPER_4(vsllwil_du_wu, void, env, i32, i32, i32)
|
||||
DEF_HELPER_3(vextl_qu_du, void, env, i32, i32)
|
||||
|
||||
DEF_HELPER_4(vsrlr_b, void, env, i32, i32, i32)
|
||||
DEF_HELPER_4(vsrlr_h, void, env, i32, i32, i32)
|
||||
DEF_HELPER_4(vsrlr_w, void, env, i32, i32, i32)
|
||||
DEF_HELPER_4(vsrlr_d, void, env, i32, i32, i32)
|
||||
DEF_HELPER_4(vsrlri_b, void, env, i32, i32, i32)
|
||||
DEF_HELPER_4(vsrlri_h, void, env, i32, i32, i32)
|
||||
DEF_HELPER_4(vsrlri_w, void, env, i32, i32, i32)
|
||||
DEF_HELPER_4(vsrlri_d, void, env, i32, i32, i32)
|
||||
|
||||
DEF_HELPER_4(vsrar_b, void, env, i32, i32, i32)
|
||||
DEF_HELPER_4(vsrar_h, void, env, i32, i32, i32)
|
||||
DEF_HELPER_4(vsrar_w, void, env, i32, i32, i32)
|
||||
DEF_HELPER_4(vsrar_d, void, env, i32, i32, i32)
|
||||
DEF_HELPER_4(vsrari_b, void, env, i32, i32, i32)
|
||||
DEF_HELPER_4(vsrari_h, void, env, i32, i32, i32)
|
||||
DEF_HELPER_4(vsrari_w, void, env, i32, i32, i32)
|
||||
DEF_HELPER_4(vsrari_d, void, env, i32, i32, i32)
|
||||
|
|
|
|||
|
|
@ -2987,3 +2987,21 @@ TRANS(vsllwil_hu_bu, gen_vv_i, gen_helper_vsllwil_hu_bu)
|
|||
TRANS(vsllwil_wu_hu, gen_vv_i, gen_helper_vsllwil_wu_hu)
|
||||
TRANS(vsllwil_du_wu, gen_vv_i, gen_helper_vsllwil_du_wu)
|
||||
TRANS(vextl_qu_du, gen_vv, gen_helper_vextl_qu_du)
|
||||
|
||||
TRANS(vsrlr_b, gen_vvv, gen_helper_vsrlr_b)
|
||||
TRANS(vsrlr_h, gen_vvv, gen_helper_vsrlr_h)
|
||||
TRANS(vsrlr_w, gen_vvv, gen_helper_vsrlr_w)
|
||||
TRANS(vsrlr_d, gen_vvv, gen_helper_vsrlr_d)
|
||||
TRANS(vsrlri_b, gen_vv_i, gen_helper_vsrlri_b)
|
||||
TRANS(vsrlri_h, gen_vv_i, gen_helper_vsrlri_h)
|
||||
TRANS(vsrlri_w, gen_vv_i, gen_helper_vsrlri_w)
|
||||
TRANS(vsrlri_d, gen_vv_i, gen_helper_vsrlri_d)
|
||||
|
||||
TRANS(vsrar_b, gen_vvv, gen_helper_vsrar_b)
|
||||
TRANS(vsrar_h, gen_vvv, gen_helper_vsrar_h)
|
||||
TRANS(vsrar_w, gen_vvv, gen_helper_vsrar_w)
|
||||
TRANS(vsrar_d, gen_vvv, gen_helper_vsrar_d)
|
||||
TRANS(vsrari_b, gen_vv_i, gen_helper_vsrari_b)
|
||||
TRANS(vsrari_h, gen_vv_i, gen_helper_vsrari_h)
|
||||
TRANS(vsrari_w, gen_vv_i, gen_helper_vsrari_w)
|
||||
TRANS(vsrari_d, gen_vv_i, gen_helper_vsrari_d)
|
||||
|
|
|
|||
|
|
@ -848,3 +848,21 @@ vsllwil_hu_bu 0111 00110000 11000 01 ... ..... ..... @vv_ui3
|
|||
vsllwil_wu_hu 0111 00110000 11000 1 .... ..... ..... @vv_ui4
|
||||
vsllwil_du_wu 0111 00110000 11001 ..... ..... ..... @vv_ui5
|
||||
vextl_qu_du 0111 00110000 11010 00000 ..... ..... @vv
|
||||
|
||||
vsrlr_b 0111 00001111 00000 ..... ..... ..... @vvv
|
||||
vsrlr_h 0111 00001111 00001 ..... ..... ..... @vvv
|
||||
vsrlr_w 0111 00001111 00010 ..... ..... ..... @vvv
|
||||
vsrlr_d 0111 00001111 00011 ..... ..... ..... @vvv
|
||||
vsrlri_b 0111 00101010 01000 01 ... ..... ..... @vv_ui3
|
||||
vsrlri_h 0111 00101010 01000 1 .... ..... ..... @vv_ui4
|
||||
vsrlri_w 0111 00101010 01001 ..... ..... ..... @vv_ui5
|
||||
vsrlri_d 0111 00101010 0101 ...... ..... ..... @vv_ui6
|
||||
|
||||
vsrar_b 0111 00001111 00100 ..... ..... ..... @vvv
|
||||
vsrar_h 0111 00001111 00101 ..... ..... ..... @vvv
|
||||
vsrar_w 0111 00001111 00110 ..... ..... ..... @vvv
|
||||
vsrar_d 0111 00001111 00111 ..... ..... ..... @vvv
|
||||
vsrari_b 0111 00101010 10000 01 ... ..... ..... @vv_ui3
|
||||
vsrari_h 0111 00101010 10000 1 .... ..... ..... @vv_ui4
|
||||
vsrari_w 0111 00101010 10001 ..... ..... ..... @vv_ui5
|
||||
vsrari_d 0111 00101010 1001 ...... ..... ..... @vv_ui6
|
||||
|
|
|
|||
|
|
@ -834,3 +834,107 @@ VSLLWIL(vsllwil_d_w, 64, D, W)
|
|||
VSLLWIL(vsllwil_hu_bu, 16, UH, UB)
|
||||
VSLLWIL(vsllwil_wu_hu, 32, UW, UH)
|
||||
VSLLWIL(vsllwil_du_wu, 64, UD, UW)
|
||||
|
||||
#define do_vsrlr(E, T) \
|
||||
static T do_vsrlr_ ##E(T s1, int sh) \
|
||||
{ \
|
||||
if (sh == 0) { \
|
||||
return s1; \
|
||||
} else { \
|
||||
return (s1 >> sh) + ((s1 >> (sh - 1)) & 0x1); \
|
||||
} \
|
||||
}
|
||||
|
||||
do_vsrlr(B, uint8_t)
|
||||
do_vsrlr(H, uint16_t)
|
||||
do_vsrlr(W, uint32_t)
|
||||
do_vsrlr(D, uint64_t)
|
||||
|
||||
#define VSRLR(NAME, BIT, T, E) \
|
||||
void HELPER(NAME)(CPULoongArchState *env, \
|
||||
uint32_t vd, uint32_t vj, uint32_t vk) \
|
||||
{ \
|
||||
int i; \
|
||||
VReg *Vd = &(env->fpr[vd].vreg); \
|
||||
VReg *Vj = &(env->fpr[vj].vreg); \
|
||||
VReg *Vk = &(env->fpr[vk].vreg); \
|
||||
\
|
||||
for (i = 0; i < LSX_LEN/BIT; i++) { \
|
||||
Vd->E(i) = do_vsrlr_ ## E(Vj->E(i), ((T)Vk->E(i))%BIT); \
|
||||
} \
|
||||
}
|
||||
|
||||
VSRLR(vsrlr_b, 8, uint8_t, B)
|
||||
VSRLR(vsrlr_h, 16, uint16_t, H)
|
||||
VSRLR(vsrlr_w, 32, uint32_t, W)
|
||||
VSRLR(vsrlr_d, 64, uint64_t, D)
|
||||
|
||||
#define VSRLRI(NAME, BIT, E) \
|
||||
void HELPER(NAME)(CPULoongArchState *env, \
|
||||
uint32_t vd, uint32_t vj, uint32_t imm) \
|
||||
{ \
|
||||
int i; \
|
||||
VReg *Vd = &(env->fpr[vd].vreg); \
|
||||
VReg *Vj = &(env->fpr[vj].vreg); \
|
||||
\
|
||||
for (i = 0; i < LSX_LEN/BIT; i++) { \
|
||||
Vd->E(i) = do_vsrlr_ ## E(Vj->E(i), imm); \
|
||||
} \
|
||||
}
|
||||
|
||||
VSRLRI(vsrlri_b, 8, B)
|
||||
VSRLRI(vsrlri_h, 16, H)
|
||||
VSRLRI(vsrlri_w, 32, W)
|
||||
VSRLRI(vsrlri_d, 64, D)
|
||||
|
||||
#define do_vsrar(E, T) \
|
||||
static T do_vsrar_ ##E(T s1, int sh) \
|
||||
{ \
|
||||
if (sh == 0) { \
|
||||
return s1; \
|
||||
} else { \
|
||||
return (s1 >> sh) + ((s1 >> (sh - 1)) & 0x1); \
|
||||
} \
|
||||
}
|
||||
|
||||
do_vsrar(B, int8_t)
|
||||
do_vsrar(H, int16_t)
|
||||
do_vsrar(W, int32_t)
|
||||
do_vsrar(D, int64_t)
|
||||
|
||||
#define VSRAR(NAME, BIT, T, E) \
|
||||
void HELPER(NAME)(CPULoongArchState *env, \
|
||||
uint32_t vd, uint32_t vj, uint32_t vk) \
|
||||
{ \
|
||||
int i; \
|
||||
VReg *Vd = &(env->fpr[vd].vreg); \
|
||||
VReg *Vj = &(env->fpr[vj].vreg); \
|
||||
VReg *Vk = &(env->fpr[vk].vreg); \
|
||||
\
|
||||
for (i = 0; i < LSX_LEN/BIT; i++) { \
|
||||
Vd->E(i) = do_vsrar_ ## E(Vj->E(i), ((T)Vk->E(i))%BIT); \
|
||||
} \
|
||||
}
|
||||
|
||||
VSRAR(vsrar_b, 8, uint8_t, B)
|
||||
VSRAR(vsrar_h, 16, uint16_t, H)
|
||||
VSRAR(vsrar_w, 32, uint32_t, W)
|
||||
VSRAR(vsrar_d, 64, uint64_t, D)
|
||||
|
||||
#define VSRARI(NAME, BIT, E) \
|
||||
void HELPER(NAME)(CPULoongArchState *env, \
|
||||
uint32_t vd, uint32_t vj, uint32_t imm) \
|
||||
{ \
|
||||
int i; \
|
||||
VReg *Vd = &(env->fpr[vd].vreg); \
|
||||
VReg *Vj = &(env->fpr[vj].vreg); \
|
||||
\
|
||||
for (i = 0; i < LSX_LEN/BIT; i++) { \
|
||||
Vd->E(i) = do_vsrar_ ## E(Vj->E(i), imm); \
|
||||
} \
|
||||
}
|
||||
|
||||
VSRARI(vsrari_b, 8, B)
|
||||
VSRARI(vsrari_h, 16, H)
|
||||
VSRARI(vsrari_w, 32, W)
|
||||
VSRARI(vsrari_d, 64, D)
|
||||
|
|
|
|||
Loading…
Reference in New Issue